This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN75LVPE3101:关于理想端接设置的问题

Guru**** 2468610 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1465542/sn75lvpe3101-questions-on-ideal-termination-settings

器件型号:SN75LVPE3101

工具与软件:

您好!

我们的客户正在研究 PCIe Gen3应用、并注意到 PCIe Gen3阻抗要求为85欧姆+/- 5%、如下面的 TI 应用手册中所示:

 https://www.ti.com/lit/an/slaae45/slaae45.pdf

 根据我的经验、这是理想方案、但我看到设计在100欧姆典型值下工作良好。 如果针对100欧姆和85欧姆优化了阻抗、您是否有关于 PCIe 挑战/问题的任何数据?  

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Collin:

    尽管 PCI-SIG 建议在 PCIe 中的布线采用85欧姆差分阻抗、但 该规范实际上允许最大差分阻抗高达120欧姆、而不会违反规格。 我们已经看到、使用100欧姆差分阻抗时、许多设计都能顺利工作。

    此致!

    卢卡斯