[参考译文] DP83867IR：复位脉冲持续时间

Machida、您好！

问题1)

器件很可能由于15ns 脉冲而卡在复位状态。

如果在此15ns 脉冲后正确地对 RESET_N 进行脉冲操作、但没有将器件拉出此状态、则唯一剩下的选项是对器件进行下电上电。

问题2)

客户是否希望 MCU 在正常运行期间始终将 RESET_N 驱动为高电平？ 如果是、2.2k PD 是可接受的权变措施。

或者、MCU 是否可以将 GPIO 引脚配置为内部 PU？ 我想知道是否可以将此引脚配置为在 GPIO 设置为输出时避免15ns 脉冲。

谢谢！

Evan

尊敬的 Evan：

>由于脉冲为15ns、设备很可能卡在复位状态。
从设备设计的角度来看、上述事件是否可能发生？

>或者、MCU 是否可以将 GPIO 引脚配置为内部 PU？ 我想知道是否可以将此引脚配置为在 GPIO 设置为输出时避免15ns 脉冲。
是否存在任何关于用户将外部 PD 实施到"Reset_N"引脚的问题？
我需要查看详细信息。 不过、如果该问题的根本原因与 MPU 的"更改引脚状态"行为有关、则即使 MPU 将内部引脚状态更改为 PU、该问题也会一直存在。

此致、
 

Machida、您好！

William Huang 说：

从设备设计的角度来看、以上是可能发生的事件吗？
[报价]

是、此事件发生在器件的内部状态机中。

William Huang 说：

用户对"Reset_N"引脚实施外部 PD 有任何疑问吗？
[报价]

如果 MCU 无法在正常运行期间在引脚上保持 PU 状态、这只是一个问题。 否则、这是可以的。

[报价 userid="80765" url="~/support/interface-group/interface/f/interface-forum/1466266/dp83867ir-reset-pulse-duration/5626282 #5626282"]但是、如果此问题的根本原因与 MPU 的"更改引脚状态"行为有关、即使它们将内部引脚状态更改为 PU、此问题仍将存在。
[报价]

在 PHY 上电之前、MCU 是否可以通电并更改 GPIO 引脚状态？

谢谢！

Evan

[/quote]

尊敬的 Machida-San：

我将总结当前状态、请更正任何误解：

当复位脉冲为低电平15ns 时、PHY 进入"卡滞"状态。 客户已经测试了两种可能的解决方法：

1) 1)在 RESET_N 线路上添加 PD

2)将复位脉冲的持续时间缩短至8ns。

对于(1)、如果客户希望 MCU 在正常运行期间将线路驱动为高电平、则这是可接受的权变措施。

在第(2)种情况下、8ns 的脉冲似乎足够短、可防止 PHY 进入复位状态机并卡住。 虽然如果客户在多次下电上电后未发现问题、这是可以接受的权变措施、但请注意、我们尚未确定此行为的特征。

谢谢！

Evan

您好 Evan-San、

感谢您的答复。

>1)在 RESET_N 线路上添加 PD
有。

>2)将复位脉冲的持续时间缩短到8ns。
否 它们所更改的是使 PHY "复位"生效时的计时。
在第一种情况下、它们在大约15ms 后将"Reset"置为有效、启用 GPIO[OUT]。
但是、在第二种情况下、它们很快会将"Reset"置为有效、从而启用 GPIO[OUT]。

短脉冲的持续时间差不是有意更改。

此致、

尊敬的 Machida-San：

感谢您的澄清。

在第二种情况下、从 GPIO 干扰到 RESET_N 驱动为低电平的持续时间似乎缩短了、允许 PHY 继续使用复位状态机而不进入此卡滞状态。 我们尚未对这种情况下的行为进行表征、但如果始终遵守此时序并且不存在功能问题、这是可以接受的。

此致、

Evan

您好！

感谢您的答复。

在第二种情况下、从 GPIO 干扰到 RESET_N 驱动为低电平的持续时间似乎缩短了、允许 PHY 继续使用复位状态机而不进入此卡滞状态。 我们尚未对这种情况下的行为进行表征、但如果始终遵守此时序并且不存在功能问题、这是可以接受的。

对于上述内容、您是否也有如下所示的相同想法？
>请注意、我们没有对这种行为进行描述。

BR、

尊敬的 Machida-San：

正确。 请在应用任何这些权变措施时、向客户提供有关故障率或一致性的任何调查结果。

谢谢！

Evan