[参考译文] DP83867CR：MDI 信号长度布局限制、RGMII RX 驱动强度、MAC I/O 输出阻抗

admin

Other Parts Discussed in Thread: DP83867CR

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DP83867CR

工具与软件：

我们使用1G DP83867CR 以太网 Phy、并有一些问题。

我们的布局约束要求变压器和外部信号启动装置距离微控制器12-18英寸。 DP83867数据表布局指南规定 RGMII 接口的最大长度为6英寸。只要我们遵守阻抗控制和长度匹配规则、我们可以将 MDI 侧信号扩展到12英寸吗？

RGMII RX 信号的驱动强度是多少？数据表中的唯一线索是4mA 的 Voh 和 Vol 规格的 IOH 和 IOL。

根据数据表第101页、MAC I/O 的输出阻抗在内部调整为50欧姆。这意味着、如果将布线阻抗控制为50欧姆、对吗？

谢谢！

Brian

0 admin 9 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Brian、您好！

对于您的问题：

1)虽然不理想、但我还是希望尽量减小 MDI、而不是 MII。这是由于 MDI 与 MII 的速度和幅度、其中 MDI 对寄生效应更加敏感。

2) 2)对于驱动强度、我们鼓励您使用我们的 IBIS 文件进行仿真、以确保考虑到 SI。从 PHY 的角度来看、只要在 TX (输入)线路上满足设置/保持和 VIH/L 参数、MII 就应该可以工作。

3)这是正确的。您还可以通过 PHY 中的寄存器来调整此值、以纠正任何过冲/下冲。

此致、

Gerome.

0 admin 9 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Gerome：

一些其他信息：

最坏情况下的布线差在 RGMII 接口上为237mil、为~42ps。使用具有1.8V 接口电压的25MHz 参考时钟时、我们有建议的最大差异吗？总长度是18英寸,他们把它们布置成一条条纹。
此外、随附了 RXCLK (品红色)和 RXD0 (黄色)的示波器捕获。我有一点担心、RXD0并不会期望在逻辑高位级别完全稳定。它们将看到1.5ns 的上升时间、这大约是时钟周期最坏情况的18%、并且可以通过将 PHY 中的 RGMII_RX_DELAY_CTRL 从2.25ns (0x8)调整到2.75ns (0xA)来获得通信正常运行。他们说、较慢的上升时间正占用设置时间、因此对于我们的一些板来说、它微不足道。调整此值有助于而且似乎不会导致任何违反保持时间的情况。他们让它在夜间运行而没有任何 ping 超时。有任何问题吗？

谢谢！

John

0 admin 9 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 John：

我们的布局应用手册提供了有关布局的最佳建议。我假设 VDDIO 电平与布线长度建议无关。我可以理解这样的问题：电平无法完全稳定、但3.3V (假设 VDDIO)信号的 VIH 为1.7V、这可以清楚地看出。我认为客户运行的功能测试应该可以缓解任何问题的担忧。

此致、

Gerome.

接口（参考译文帖）(Read Only)