This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISOW7741:EN_IO1 也会将其他侧输出置于默认状态? SPI 隔离中的问题

Guru**** 2763595 points

Other Parts Discussed in Thread: SN74LVC1G125

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/1613854/isow7741-en_io1-also-puts-other-side-outputs-to-default-state-problem-in-spi-isolation

器件型号: ISOW7741
《主题: SN74LVC1G125》中讨论的其他器件

你(们)好 根据数据表的理解、拉取 EN_IO1 应仅禁用 OUTD 引脚。 因此、如果我通过该引脚路由许多 SPI 器件的 MISO 信号、则可以使用隔离器并行放置许多 SPI 器件。

我发现、如果我将 EN_IO1 拉至低电平、另一侧信号也会进入默认状态。 我使用 CS 与逆变器来驱动 EN_IO1。

现在、由于时钟进入非法状态并且位被偏移、通信失败。 然后、我将器件替换为-F 器件只是为了意识到、现在另一侧 CS 也随其他引脚变为低电平。 再次失败。

它是故意的行为还是芯片在其设计上只有一个缺陷?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    表 9-3 显示:

    输出使能值较低会导致同一侧的输出为高阻抗、而另一侧的输出为失效防护默认状态。

    为了仅禁用一个信号、需通过单独的三态缓冲器(例如 SN74LVC1G125)对其进行路由。 或者、将多个默认高电平信号与与与门组合。