Other Parts Discussed in Thread: ISO6463, ISO6763
器件型号: ISO6763
主题中讨论的其他器件: ISO6463、
尊敬的团队:
目前、我们在设计中使用 ISO67 系列隔离器缓冲器、当我们浏览布局示例部分的数据表时、我们发现需要留出空隙、而无需在此 IC 下方布线或形状。
问题 1:为什么需要空闲空间。
问题 2:应保留多少层空隙(避免平面和布线)。
可接受偏差也是多少。

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Bhavi:
问题 1:为什么需要空闲空间?
这有助于确保实现低 EMI PCB 设计。
问题 2:我应该保留多少层空隙(避免平面和布线)? 可接受的偏差是多少?
请分享有关您的设计的更多信息、例如隔离/EMC 要求和/或原理图。 如果您的要求很低、请参阅此 E2E 文章(器件 ISO7140CCDBQ 的 PCB 布局) 、否则我需要更多信息来回答此问题。
我还建议考虑使用 ISO6463。 这来自我们最新的产品系列、以最优的成本提供出色的性能。
尊敬的 Bhavi:
我想向 Ethan 的输入补充一点、即器件下方的间距有助于实现给定的爬电距离和间隙、从而满足应用隔离要求。
例如、如果需要 8mm 的爬电距离、则器件下方的整个空间应保持无布线、尤其是过孔。 但是、如果您只需要 4mm 爬电距离、则可以在器件下方留出 4mm 宽度的空间、使其不受布线的影响。
如果您的应用中没有高电压、并且使用 ISO6763 仅分离接地、则无需保持任何爬电距离或间隙。 您可以在器件下方铺设布线、平面或通过孔、而无需担心。
我希望这有助于您澄清为什么器件下方的空间需要远离 布线、平面和过孔。 如果您还有任何问题、请告诉我们、谢谢。
此致、
Koteshwar Rao