This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/968767/iso7760-device-functional-modes
您好！
关于"器件功能模式"、如下所示、输出上存在"未定"条件。
它是否意味着浮动？
在这种情况下、能否通过上拉/下拉电阻器确定输出逻辑状态？
此致、
Kuramochi
您好、Kuramochi-San、
对于 VCCO = PD 的情况、输出大多为悬空。 但是、如果 VCCO = 1.7V 至2.25V、则由于器件未完全通电、输出可能具有一些中间电压。 具有上拉/下拉电阻器可能不起作用、因为它低于器件 UVLO 电压、因此在这种 VCCO 电压期间最好不要参考输出。
在大多数情况下、MCU 和 ISO 器件的 VCCO 共享同一电源、因此、对于电压小于2.25V 的情况、我认为 MCU 可能无法从隔离器读取输出。 谢谢。
此致、 Koteshwar Rao
您好、Rao-San、
感谢你的帮助。
"一些中间电压"是否指除高电平和低电平以外的电压(例如 VDD/2)？
是的、我指的是强高电平或低电平以外的电压。 由于在这些电压(<2.25V)下、输出没有被强力驱动、因此可以看到一些中间电压。 谢谢。
Koteshwar-San、您好！
我还有一个问题。
当 VCCO = 1.7V 至2.25V 而没有 PU/PD 电阻器时、逻辑是否有可能与输入反相？
当 VCCO = 1.7V 至2.25V 时、输出将弱驱动、因此输出电压将远低于 VCCO。 由于 VCCO 本身的电压足够低、我们希望输出接近0V 或低于 VCCO 电压的一半。 由于该电压仍然很低、因此它可能不会被记录为高电平。
另请注意、该器件的 UVLO+和 UVLO-电压阈值介于1.7V 至2.25V 之间、因此该器件将完全导通或保持关断状态。 当它完全打开时、器件输出将始终跟随输入。 如果器件处于关闭状态、则适用上一段中的说明。
我希望这能进一步帮助您更好地了解器件、谢谢。
感谢您的支持。
当 IN=L 时、OUT 不会变为具有 PD 电阻器的高电平、对吧？
正如我在上一篇文章中提到的、当器件断电时、输出不跟随输入。 但输出可以处于中间电压、不能视为高电平。 因此、您可以说、无论在断电条件下输入电压如何、OUT 都不会变为高电平。
OUT 引脚上的下拉电阻器可能不会产生重大影响、但具有它通常很有用。 谢谢。
感谢您的友好支持、很抱歉让您感到困扰。
我的客户担心、每当 IN=L 时、OUT 就会变为高电平。
如果 VCCO 不是 PD 条件、肯定不会发生这种情况、对吧？
我知道客户很担心。 您是对的、如果 VCCO 未处于断电状态、那么如果输入也已加电、输出将始终跟随输入。 如果输入未加电、则输出将进入默认状态。 数据表的功能表中对此进行了说明、应向客户提供保证。 谢谢。
