This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/840891/isow7841-interlayer-vs-smd-side-1-to-side-2-cap
您好！
我的客户尝试按照 SLLA368C 第4章了解层间电容实现、但他们可以实现的最大功能如下所示：
他们想知道您是否建议实施此层间电容、或者只是在顶层和底层添加 SMD 电容？ 请提供任何指导。
此致、
Antonio
您好、Antonio、
我们的 ISOW 专家将在24小时内跟进您的情况、但在此期间、我们想分享一些初步想法。
一般来说、我们希望在30pF 至50pF 或更高的范围内使用拼接电容。 这样、我们就可以很好地抑制更高频率的组件(>~200MHz)。 从这个角度来看、上面所示的1.77pF 电容非常小、并且可能没有那么有效。
一般而言，分立式电容器的问题是 ESL 额定值。 任何(寄生)串联电感都会降低电容的效率。 这包括电容器的 ESL 以及涉及的任何小走线的电感。
如果可能、是否可以就客户的目标隔离级别和任何 PCB 板尺寸限制向我们提供建议？ 这将有助于我们评估是否可以进行权衡、以优化额外的电容。
Abhi
您好、Antonio、 如上文所述、请告诉我们 PCB 尺寸限制是什么。 增加层间电容器的面积是增加其电容并保持隔离栅的最有效方法。 此 PCB 是第一个旋转点、还是先前已根据发射标准对该设计进行了测试？ 如果之前已经过测试、测试数据将有助于确定是否可以在该电路板中使用其他减排技术、而不是层间电容器、例如共模扼流圈或降低电源。 请在您有时间时更新我们；Koteshwar Rao 正在关注此主题、并将根据需要提供评论。 谢谢、祝您度过愉快的周末！ Manuel Chavez
我希望客户考虑增加拼接电容面积、以实现 Abhi 建议的更高电容值。 同样、Manuel 提到、为了让我们更好地评论 PCB 所需的改进、最好在没有拼接电容器的类似 PCB 上测试发射测试结果的情况下、与我们分享。 排放标准通过要求和最终应用等其他信息也很有用。
如果无法在此处共享请求的信息、则您也可以向我们发送电子邮件。 请告诉我们、谢谢。
此致、 Koteshwar Rao
此讨论已转到内部电子邮件、一旦我们得出结论、我将返回并发布摘要。 谢谢、
改进辐射发射的必要建议已通过电子邮件提供。 建议的建议与以下 E2E 帖子中的建议类似。 谢谢。
