• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 510 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO7710-Q1：隔离式反向缓冲器确定性行为

admin
Guru**** 2455360 points
Other Parts Discussed in Thread: SN74LVC1G14-Q1, ISO7710-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/796740/iso7710-q1-isolated-inverting-buffer-deterministic-behavior

器件型号：ISO7710-Q1
主题中讨论的其他器件：SN74LVC1G14-Q1、

大家好、

我的客户 在其设计中使用反相光耦合器器件、但输入/输出真值表存在一些问题、仅在电源 VDD 就绪时有效。 为了解决这个问题 、他们正在考虑将 ISO7710-Q1 (F 后缀版本)与反相缓冲器(SN74LVC1G14-Q1)用作功能等效电路。

我们希望由您运行此电路、以确保它不会导致任何可能使系统行为混乱的意外干扰。

事件的电源时序如下：

  • T=0 - 3V3D 打开(3V3D 也为 MCU VDDIO 供电)
  • 所有其他功率/信号都应处于低电平
  • T=100ms - MCU 将 SW_GPIO 驱动为高电平
  • 所有其他功率/信号保持低电平
  • T=4S - 5V_ISO 打开(5V_ISO 由独立于 MCU 电源的 LDO 生成)
  • 预期的行为是、由于 SW_GPIO 通过 OUT 保持高电平、U_1 (SW_ISO)的输出立即从低电平变为高电平
  • 问：VCC2变为高电平和 OUT 变为高电平之间的延迟是多少？
  • 预期行为是在转换过程中 U_2 (SW_INV)的输出保持低电平
  • 不得允许 SW_INV "毛刺脉冲"为高电平、因为5V_ISO 已通电
  • T=5s - MCU 将 SW_GPIO 驱动为低电平
  • SW_ISO 变为低电平
  • SW_INV 变为高电平

您能不能帮助验证上述行为序列是否能够以确定性方式实现。

  • 问题：任何输入或输出引脚上是否需要额外的 PU 或 PD 电阻器？

谢谢、
Mitchell

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mitchell、  

    问得好。 感谢您在 E2E 论坛上提问。 我有一些初步想法、下周我可能还会再与团队讨论一下这个问题。  

    首先、GND1和 GND2无法在原理图中连接。 连接这些器件后、您将完全绕过隔离栅。 因此、让我们将 GND 连接到 ISO7710-Q1 GND1的 GND1、将 GND 连接到 ISO7710-Q1的 GND2、并将 GND 连接到逆变器 GND2的 GND。  

    第二：我们能否通过反转 MCU 中的逻辑来完全消除逆变器？ 对于我们担心干扰和启动行为的系统、通常组件越少越好。  

    现在回答您的问题：  

    在您的系统中、首先为 Vcc1 (3V3D)加电、然后为 Vcc2 (5V_ISO)加电。 我们遇到的第一个问题是、当 Vcc2断电时、ISO7710-Q1的输出不确定。  

    这可以在第17页的 ISO7710-Q1数据表的第8.4节中找到。  

    在了解器件 I/O 原理图时、这是有道理的。 输出在 Vcc2高于 UVLO (Vcc2 > 2.25V)之前真正浮动。  

    为了使该输出具有确定性、我们需要添加一个弱下拉电阻器。 该电阻器的尺寸是一个有趣的折衷。 阻抗太大、我们必须担心噪声、阻抗太低、我们经常浪费太多电流。 在第一遍、我认为100k 的电阻可能是合适的。  

    通过添加下拉电阻器、我们现在可以获得所需的确定性上电序列-但仅从 ISO7710-Q1的角度来看。 我还没有考虑过逆变器的行为。  

    VCC2变为高电平和 OUT 变为高电平之间的延迟是多少？ 这是一个好问题。 我们可能无法在数据表中找到此数字-正如数据表中所述、当 Vcc2未通电时、输出未定。 为了理解这个数字、我们可能需要在工作台上测试这个值。 您的客户是否尝试解决此问题的特定规格？  

    下周我将与团队进一步讨论这一点、看看我们是否已经有这方面的数据。 同时、您能否检查逆变器是否真的有必要、或者我们是否可以通过代码的一些更改来消除它？  

    周末愉快！  

    Dan

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dan、您好！

    非常感谢您在此处提供的出色细节。

    遗憾的是、我的客户无法消除逆变器级、因为它是其系统的基本安全机制。 对于此电源路径管理系统、他们希望 MOSFET 在 MCU 崩溃或进入复位状态时保持导通状态。 它们的系统使用 TMS570、在复位时、该器件上的 GPIO 默认为低电平。 逆变器就位后、默认输出(在故障条件下)将为高电平。 尽管如此、如果我们能够更深入地了解逆变器的行为、那将是很棒的。

    要回答有关 VCC2变为高电平和 OUT 变为高电平之间的延迟问题、它们的目标值小于100ns。

    希望您也能度过一个愉快的周末。 期待下周获得更多反馈。

    谢谢、
    Mitchell
  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Mitchell、

    如果我们将逆变器移到 ISO7710-Q1的第1侧会怎么样？ 然后、它将在 t=0时通电、我们可以确保它正按照序列其余部分的预期对信号进行反相。
    如果是这种架构、我认为我们唯一的问题是 ISO7710-Q1能否以输入驱动为低电平启动、并在启动期间使输出保持低电平。

    这是我们可以考虑的吗？

    此致、
    Dan
  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Mitchell、

    我几天内没有听到您的声音。 我有一些其他信息要分享。

    ISO7710-Q1无法在 Vcc2通电后的100ns 内达到有效输出的目标。 我在实验室中针对一个器件在室温下进行了测试。 超过50次上电、平均时间为31μs μ s。  

    我不确定这是否是您的应用的交易断路器。 请告诉我任何一种方式。  

    此致、  

    Dan

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dan、您好！

    感谢大家对此的持续支持。 我非常感谢大家的注意。 我已经和客户谈论过这一点、我们将考虑将逆变器移至第1侧。

    谢谢、
    Mitchell