This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO7740:UVLO 是在初级侧(VCCI 侧)还是次级侧(VCCO 侧)实施、还是两者都实施?

Guru**** 2413460 points
Other Parts Discussed in Thread: ISO7740, ISO7741

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/826015/iso7740-is-uvlo-implemented-to-the-primary-side-vcci-side-or-the-secondary-side-vcco-side-or-both

器件型号:ISO7740
主题中讨论的其他器件: ISO7741

 大家好、

 我的一位客户 正在评估 ISO7740 (无 F 版本)。 然后 、当  VCCI 和 VCCO 上电时、它们在具有 L 电平 INX 的 OUTx 上观察到 H 电平脉冲较短。

 此时、VCCI 电源电压比 VCCO 上电早2~3ms。 当次级电源电压超过大约2V 时、观察到 H 短路电平。

 鉴于此、我有以下几个问题。

 问题1. UVLO 是否在初级侧(VCCI 侧)或次级侧(VCCO 侧)或两者都实施?

 问题2. OUTx 是否在 UVLO 被释放之前(直到次级电源电压超过大约2V)保持 H 电平(默认值)?

 问题3. 如果 Q2为 true、则描述了器件数据表的哪个页面? (我在数据表中找不到有关默认条件的说明  

 请给我回复。 非常感谢您的答复。

 此致、

 Kazuya。

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kazuya、

    感谢您发帖到 E2E! 简而言之、是的、UVLO 在 ISO7741隔离器的两侧都实现。 加电期间有一段短暂的时间(大约微秒)、在此期间、输出将遵循器件的默认输出状态、然后再跟随通道输入。 器件数据表中未指定该值、但如果需要低电平状态、请按照以下前一帖子中的说明使用 ISO7741F 器件:




    谢谢、
    Manuel Chavez

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您好、Manuel、

     感谢您的回复。

     强烈建议客户使用 F 版本。

     再次感谢、致以诚挚的问候、

     Kazuya。