主题中讨论的其他器件:ISO7721
团队、
ISO7221CD 隔离器存在一些问题。 如果引脚3上的信号大约为1.8V/20ns、则输出恒定高电平。 请参阅以下图表。
换言之、引脚3 (CH3)上的小信号会导致输出(引脚3)锁存至5V、直到下一个信号(持续时间较长)到达引脚3。
如果信号太小、输出将为0且未锁存5V、则客户会期望该值。
你能提出建议吗?
感谢你的帮助。
图1 (CH3输入/C4输出)
图2 (CH3输入/C4输出)
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
团队、
ISO7221CD 隔离器存在一些问题。 如果引脚3上的信号大约为1.8V/20ns、则输出恒定高电平。 请参阅以下图表。
换言之、引脚3 (CH3)上的小信号会导致输出(引脚3)锁存至5V、直到下一个信号(持续时间较长)到达引脚3。
如果信号太小、输出将为0且未锁存5V、则客户会期望该值。
你能提出建议吗?
感谢你的帮助。
图1 (CH3输入/C4输出)
图2 (CH3输入/C4输出)
您好、Koteshwar、
请查找所附的更高分辨率。 下面的 zip 格式中的示波器。
此致
您好、Zoran、
非常感谢您在解释您所面临的问题时提供的详细信息、感谢您的意见。
我现在更好地理解了这个问题。 总而言之、ISO 输入端的40ns (约)小脉冲会导致低侧开关导通、遗憾的是、当开关降至零时、脉冲看起来没有关闭。
ISO7141采用一种称为基于边沿的架构、在该架构中、输入数据信息仅在输入上升和下降转换期间通过隔离栅进行传输。 在您的用例中、输入上升沿信息好像被传送到输出、但是输入下降沿发生的太快、无法传送到输出。 相反、下降沿信息会丢失、因此输出会保持高电平、直到发生下一个上升沿和下降沿转换。
有两种方法可以解决此问题。
在输入引脚上添加一个 RC 滤波器(截止频率略高于开关频率)、以防止短的无效脉冲通过隔离器。
ISO72xx 是我们在2006年发布的旧数字隔离器系列之一。 TI 最新的数字隔离器系列 ISO77xx 采用了一种更强大的架构、称为开关键控(OOK)。
OOK 器件会连续将输入信息传输到输出、而不仅仅是在输入转换期间、因此输出与各自的输入更加紧密地对齐。 µs ISO77xx 的输出由于非常高的 CMTI (如150kV/μ s、不容易创建)而进入错误状态、输出在大约3ns 内恢复到正确状态。
OOK 更抗噪声、并且具有更好的整体 EMC 性能。 此外、由于 ISO77xx 输入阈值是 CMOS 阈值而不是 TTL、因此输入阈值电平依赖于电源、因此可提供更高的噪声裕度。 对于5V 电源,VIH 阈值将大于0.7*VCC,大约为3.5V。 因此、1.8V 40ns 噪声尖峰不会在输出端导致有效的高电平状态。
我强烈建议您在应用中测试 ISO7721、该问题应该会随之消失。 由于您的应用是电机驱动应用、我强烈建议使用默认的低电平状态器件 ISO7721F。 当输入信号引脚悬空或输入功率损耗时、输出假定默认状态为低电平。 这样可确保在栅极驱动器触发过流故障之前、在这种故障条件下立即停止电机。
请尝试使用 ISO77xx 测试您的应用、并告知我们反馈。 谢谢你。
此致、
Koteshwar Rao