This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO7760:需要澄清"Undetermined>;输出状态

Guru**** 2457720 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/722010/iso7760-need-clarification-for-undetermined-output-state

器件型号:ISO7760

您好!

ISO77XX 系列的数据表包含一个真值表(请参阅下文)、其中包含一个脚注(3)、涉及1.7V 至2.25V 之间的中间电源电压、其中输出处于"未确定"状态。

我是否可以假设这意味着它既不是保证的高阻抗、也不是确切的"高阻抗"、并且输出端的下拉电阻器会将其拉至可靠的低电平?

我想确保没有一组条件、在这些条件下、电源电压升高和降低会导致错误的"稳定打开"条件。

是否有人能够澄清不确定真正意味着什么?

谢谢、

Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Jeff:

    感谢您对 ISO77xx 器件系列的关注。
    当 VCCO 介于1.7V 和2.25V 之间时、器件处于从断电状态到上电状态的转换过程中。 因此、如果器件仍处于断电状态、则输出应处于高阻抗状态、但如果器件已通电、则输出将处于明确的逻辑状态。 这就是为什么说它未确定的原因。

    我希望这能回答你的问题,谢谢。


    此致、
    Koteshwar Rao
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢!

    因此、请务必确保、如果输入为低电平、VCCI 上电或下电、并且 VCCO 上电、则输出端绝不会出现逻辑高电平。 输出端的高阻态可以通过电阻器、假设被可靠地拉低。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Jeff:

    我不确定我在我之前的帖子中试图提出的问题是否被认为是我所说的。 请允许我进一步澄清。

    1.当 VCCO 为 PU 且 VCCI 为 PD 时,在功能表中定义了输出功能。 类似地、当 VCCO 为 PU 且 VCCI 为 PU 时、输出函数也在函数表中定义、并且是正前的。

    2.当 VCCO (不是 VCCI)介于1.7V 和2.25V 之间时、输出通道从 PD 转换为 PU、它可能发生在1.7V 和2.25V 之间的任何单个电压点。

    3.当 VCCO 从1.7V 变为2.25V 时,输出通道在转换前处于 PD 状态,在转换后处于 PU 状态。

    在这种情况下、当输出通道处于 PD 状态时、输出端的状态将为高阻态 当输出通道为 pu 时、输出端的状态将遵循函数表、其中 VCCO = pu。

    希望这能澄清您的问题。 如果您希望避免出现任何特定状态或情况、请务必同意此要求、我将尝试提出解决方案。 谢谢你。


    此致、
    Koteshwar Rao