[参考译文] ISOW1412：差分信号上的脉冲输出(~34.5khz)

admin

Other Parts Discussed in Thread: ISOW1412

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ISOW1412

我正在使用 ISOW1412收发器对新设计进行故障排除-我获得的是脉冲输出、而不是稳定的方波(见下文)。

较低(蓝色)的波形是 Tx 引脚上器件的输入。黄色输出为差分信号(有源差分探头)。除了120欧姆端接电阻和探头(>1m Ω)外，其他所有器件都是断开的。

如果没有端接电阻器(下图)、差分波形保持尖锐的前沿、但形成弯曲的衰减尾。这似乎表明器件将"释放"输入(变为高阻态)、而不是将总线拉至中性点。

我探测了电源线(在总线侧)和 Rx/Tx 使能引脚、并且只看到稳定信号(以及 Rx-Tx 选择短接在一起)。

不知道什么会导致总线上出现这种奇怪的~34kHz 干扰？

感谢您的任何帮助、
迈克尔.

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我根据另一线程中的一些信息将 FB 短路、这没有任何影响。

我当前最准确的猜测是来自直流/直流电源的反馈(我的快速原型板在 VDD 和 VIO 之间没有很好的隔离)、导致芯片误读高电平或低电平(RE/DE 似乎是一个可能可疑的问题)。周一、我将抬起 VDD 引脚以禁用直流/直流电源、然后将5V 电源跳转到总线侧(Visoin)以确认我的冲头。

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、您好！

感谢您联系并提供该更新。您能否提供有关提升 VDD 引脚的结果的其他更新？此外、收集这些波形时、您将在何处进行探测？您是直接从器件的引脚还是 PCB 上的其他位置进行探测？您是否还能够提供设计原理图？

此致、
Darrah

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

通过提起引脚9 (Vdd)禁用电源并将电源和接地跳转到芯片的总线侧(引脚15和16、Gisoin 和 Visoin)、可以消除该问题。

我的问题似乎是、为了快速实现原型旋转、我在去耦电容器之后连接了 Vio 和 Vdd、而不是每个电容器都独立去耦并连接到 Vcc 总线。

确定了具体问题后、我能够移除总线侧的电源跳线、并通过将提升的 Vdd 引脚连接到我的去耦电容器组中间的 Vcc 来重新启用直流/直流电源。现在、Vdd 和 Vio 引脚通过两个之间的去耦电容连接、器件能够完全按预期进行隔离。

事后看来很明显。

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、您好！

很高兴您能够解决此问题。如果您将来需要任何支持、请随时再次与我们联系。

隔离（参考译文帖）(Read Only)