This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/1389242/iso7762-q1-spi-delays-pulse-width-distortion-and-channel-to-channel-skew
工具与软件：
我们将在5线 SPI 总线中使用隔离器 ISO7762、并且需要确保我们能够在高达125°C 的温度下实现最大数据速率6 Mbps。 路径中有多个器件、但此 IC 会在估算最坏情况下的延迟时增加最高传播延迟 、其中应包括脉宽失真和通道间偏斜。 除了 脉宽失真和通道间偏差值之外、尤其是 Clk 和 MOSI 之间？
更正：4线 SPI
脉宽失真描述了上升沿和下降沿之间的差异。 通道间偏斜描述了通道之间的差异。
您可以在计算时忽略脉宽失真。 但请注意、时钟和 MOSI 从 A 侧传输到 B 侧、器件对时钟做出反应、然后 MISO 从 B 侧传输到 A 侧。因此、CLK 和 MOSI (如从器件所示)之间的偏差完全由通道间延迟指定、但 CLK 和返回 MISO 之间的偏差是传播延迟的两倍。
