• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 62 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G08：输出逻辑启动状态

admin
Guru**** 2348500 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1500772/sn74lvc1g08-output-logic-startup-state

器件型号：SN74LVC1G08

工具/软件：

 SN74LVC1G08DRYR 输出是否在已知逻辑状态下启动？ 是否有办法可以确保它在启动时处于低电平状态(低电平)？ 在数据表上没有看到任何内容、由于是 CMOS、我假设我不想在其上放置下拉电阻。

  • 0
    TI__Guru**** 2348500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    输出状态始终由两个输入决定。 输入绝不能悬空。 如果您希望在输入在上电期间处于非活动状态时具有定义的输出状态、则必须在输入端添加上拉/下拉电阻器。