[参考译文] TXS0108E：TXS0108E

原理图不完整、未显示与 TXS 连接的任何内容。

1. TXS 输出的驱动强度为20 µA。 显然、您的负载更高。

2.电压是多少? TXS 两侧的负载是什么？

您好、Rajan、

您是否有任何显示异常的波形？ VCCB 是否经过测试并偏置到3.3V？ 当没有任何设备驱动线路时、IOS 的状态是什么？ (该电压应为3.3V、因为该器件的输出端有内部上拉电阻器至 VCC)。

另请注意、不建议使用外部上拉/下拉电阻、因为该器件具有内部上拉电阻。  

此致、

插孔

克莱门斯

我设置了 VCCA = 1.8V 和 VCCB = 3.3V、但 B 侧输出的幅度为2.5V -我期望的是3.3V！

1V8侧连接到 FPGA、我已经确认 A 侧的预期逻辑状态(和电压)。

3V3侧连接到射频开关或数字控制带通滤波器的静态控制输入、两者的最小 VIH 均为2V。 我不测量3V3、在某些情况下、测量的逻辑状态与相应的1v8输入相反、这显然是错误的。

不确定如何继续,需要修复这个...

插孔、

我设置了 VCCA = 1.8V 和 VCCB = 3.3V、但 B 侧输出的幅度为2.5V -我期望的是3.3V！ 1v8和3V3电源已在 TXS0108E 的电源引脚上确认并测得。 我不使用上面原理图所示的任何外部上拉/下拉电阻！

1V8侧连接到 FPGA、我已经确认 A 侧的预期逻辑状态(和电压)。

3V3侧连接到射频开关或数字控制带通滤波器的静态控制输入、两者的最小 VIH 均为2V。 我不测量3V3、在某些情况下、测量的逻辑状态与相应的1v8输入相反、这显然是错误的。

波形将是静态直流电平、我已使用万用表确认逻辑电平(和电压)

不确定如何继续、需要紧急修复此问题！

插孔、

如果我将   TXS0108E 的 A (FPGA)侧驱动 为高阻抗"Z"、则会观察到 B 侧如上所述的相同行为、即最大2.5V、在某些情况下为0.5或1.9V。  

如果 A 侧输入为高阻抗、预期行为应该是什么？

谢谢您、

Rajan

TXS 是无源开关；不能将线路拉低。 线路被内部上拉电阻器弱下拉至高电平、因此如果您的电压低于3.3V、则其他器件必须下拉至低电平。 根据测量数据、FPGA 输出1.8V、因此它必须在3.3V 侧。

请显示连接到3.3V I/O 的所有内容。

我有一条称为通道选择的总线、它从 FPGA 接收三个1v8信号、目的是生成三个等效的3V3信号、以连接到两个 AMUX (74hc4051)的选择输入以及两个射频开关的选择输入、即总共4个器件的扇出(如下所示)、U6和 U7是  TXS0108E  

我还有一条称为 filter_select 的总线 、从 FPGA 接收十个1v8信号、目的是生成十个等效的3V3信号来连接到 带通滤波器的选择输入、即由6个器件扇出、如下所示：

你怎么看？

 TXS0108E 是否有更高的输出驱动、引脚对引脚兼容替代产品？

在 FPGA 侧、CH_SELECT (2：0)= 1.8V、 在 B 侧、CH_SELECT (2：0)= 2v5

当  FPGA (A)侧(即 B 侧的高阻抗)上的 FILTER_SELECT (9：0)='zzzzzzzzzzzzzz'时：

 Filter_Select (9)= 2V

 Filter_Select (8)= 2V

 Filter_Select (7)= 2V

 FILTER_SELECT (6)= 1.9V

FILTER_SELECT (5)= 0V / 91mV

FILTER_SELECT (4)= 0V / 91mV

Filter_Select (3)= 1.89V

Filter_Select (2)= 1.89V

Filter_Select (1)= 0.88V

Filter_Select (0)= 0.44V

我没想到 B 侧会出现上述数值！

从理论上讲、所有连接到3.3V 侧的输入都应具有高阻抗。 无论如何、请展示原理图。

自动双向转换器不具有驱动强度。 没有双向信号时、为什么要使用 TXS？ TXU0104将更易于使用且更加稳健。

好的、我应该使用  TXU0104 、因为我的用例是单向的、但我的现有电路仍应正常工作！

如果 A 侧输入为高阻抗(Z)、B 侧应该是3.3V 吗？  如上所述、情况并非如此！

不对、我的意思是连接到 B 侧 I/O 的器件的控制输入具有高阻抗、因此应为3.3V

请显示原理图。

e2e.ti.com/.../pdfjoiner-_2800_4_2900_.pdf

附上原理图后、第一页显示连接到 FPGA 组2的 TSX0108E 器件、其他工作表显示两条总线：CH_SELECT (2：0)和 FILTER_SELECT (9：0)连接到射频开关和/或滤波器的直流数字选择输入、如上方布局图所示

如果 A 侧输入为高阻抗(Z)、预期的 B 侧电压应该是3.3V？  如上所述、情况并非如此！

克莱门斯

我已经取得了一些进展、当 FPGA 输出逻辑低电平时、我现在正确测量逻辑低电平 、即 TXU0108的输出端为25mV：我的 FPGA 分配的 FILTER_SELECT 的低两位存在错误

当 I OUTPUT 逻辑高电平时仍然存在问题、如下所示：

在 FPGA 侧、CH_SELECT (2：0)= 1.8V、  在 B 侧、CH_SELECT (2：0)= 2v5

当  FPGA (A)侧(即 B 侧的高阻抗)上的 FILTER_SELECT (9：0)='1111110000时：

 Filter_Select (9)= 2V

 Filter_Select (8)= 2V

 Filter_Select (7)= 2V

 FILTER_SELECT (6)= 1.9V

FILTER_SELECT (5)= 0.7V

FILTER_SELECT (4)= 0.7V

Filter_Select (3)= 25mV

Filter_Select (2)= 25mV

Filter_Select (1)= 25mV

Filter_Select (0)= 25mV

filter_select (9)到 filter_select (6)错误！

对于高电平输出、内部上拉电阻器的值约为4 kΩ。 因此、ch_select 线路会灌入200 µA、filter_select (9…6)线路会灌入325 µA、而 filter_select (5…4)会灌入650 µA。

是否有任何下拉电阻器？ 射频器件是否有内部下拉电阻？ 原理图未显示器件名称。 这些射频开关和带通滤波器到底是什么？

 TSX0108E 的3V3输出 连接到多通道射频开关的选择输入和滤波器的带宽选择输入：射频开关和滤波器的 VIH (min)均为2V。

对于射频开关和 AMUX、 TSX0108E 当前输出2.5V、因此符合要求、但对于带通滤波器、它非常不确定！

我不知道射频开关或带通滤波器的选择输入是否包含内部下拉电阻器、但问过以下问题：我附上了他们的数据表！

您如何计算上述电流？

(3.3V−2.5V)/ 4 kΩ

我刚刚被告知：

"所有这三个部件都使用相同的过程、因此它们具有相同的数字电路。 有~45k Ω 下拉电阻、这将在逻辑高电平时需要小于200uA 的驱动电流。"

评论…

这并不是一种可行的解决方案、我考虑的一点是将3V3电源引脚从 PCB 上的焊盘上抬起、并将该引脚直接焊接到5V 电源上、但这可能仅适用于射频开关、但滤波器使用3V3供电！

为什么 ch-select (2：0)输出2V5、是因为它的扇出是4个器件？ 2.5V 和0V 差不多没问题！ 这意味着我仍然可以在不同的射频信道之间进行选择、但我需要某种方法来选择不同的通带。 目前、我可以使用滤波器选择(9：0)= 0000000000时的带宽设置。

Clemens、您非常乐于助人、但我们需要找到 滤波器选择(9:0)的解决方案：电路板很复杂、使用了许多 TI 器件、我们只是无法重新设计、我们必须使现有硬件正常工作、因为我们必须与客户分享结果...

 TSX0108E 的 FPGA 侧具有预期的正确振幅1.8V：为什么您在 A 侧建议使用外部上拉电阻器？

与 采用6个器件扇出且 TXU0108 B 侧的逻辑高电压电平约为2V 的 FILTER-SELECT (9：0)相比、为什么通道选择(2：0)输出略高的2V5电压？ 是因为它的扇出是4个器件吗？ 2.5V 和0V 差不多正常、这意味着我应该仍然能够在不同的射频通道之间进行选择、但我需要某种方法来选择不同的通带。 目前、我可以使用滤波器选择(9：0)= 0000000000时的带宽设置。

克莱门斯

我对您最后一个回答感到困惑、您是否建议我可以在 B 侧添加外部上拉电阻器、以便将逻辑高电势从2提高到3.3V？ 如果是、电阻的阻值是多少？

抬起 B 侧3V3电源引脚并将其连接到5V 可能会更容易、但需要咨询滤波器提供商。

与 采用6个器件扇出且 TXU0108 B 侧的逻辑高电压电平约为2V 的 FILTER-SELECT (9：0)相比、为什么通道选择(2：0)输出略高的2V5电压？ 是因为它的扇出是4个器件吗？

谢谢您、

Rajan。