This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPSM843A22:TPSM843A22RDG EN 引脚处的灌电流。

Guru**** 2350340 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1501033/tpsm843a22-current-sinking-at-en-pin-of-tpsm843a22rdg

器件型号:TPSM843A22

工具/软件:

您好、

今天的问候!

执行的 EN 引脚  TPSM843A22RDG 是否有灌电流的路径? 如果是、EN 引脚的最大灌电流是多少?
在下面给出的原理图中、信号 EN_VCC_CORE  通过缓冲器的引脚2提供-  SN74LVC07APWR。

此外、EN_VCC_CORE 信号也会进入 FPGA。
产生电流灌入的原因可能是什么?





谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:  

    该器件具有一个内部 上拉电流源、当 VIN 高于上升阈值时、该电流源约为~11.6uA。 这样可以通过将使能引脚悬空来启用器件。  

    确保连接到 EN 引脚的任何电路的漏电流不超过最小 EN 上拉电流、否则器件无法启动。

    如果使用 使能功能的数字控制、可以将漏极开路或集电极开路输出逻辑与该引脚连接。

    谢谢  

    Tahar