This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC244A:输出引脚上的内部上拉和下拉电阻值是多少?

Guru**** 2343770 points
Other Parts Discussed in Thread: SN74LVC244A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1519211/sn74lvc244a-what-s-the-internal-pull-up-and-pull-down-resistor-value-on-output-pin

器件型号:SN74LVC244A

工具/软件:

您好的团队、

客户遇到了问题、在他们的设计过程中、他们将2个 SN74LVC244A 输出引脚连接到一条总线。

在 MCU 上电之前、输入没有上拉或下拉电阻来控制输出逻辑。 MCU 上电后、冲突将通过软件修复。

最坏的情况是一个244输出1和一个244输出0。 电源为3.3V。

问题1:内部输出上拉和下拉电阻的值是多少? 这是为了确认输出电压电平是多少、以检查这是否会影响逻辑。

问题2:如果2个输出端连接在一起、一个输出端连接到高电平、另一个输出端连接到低电平、会有什么风险?

谢谢。

此致、

Wesley   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在3.3V 时、最坏情况下的  VOL / IOL 为 0.55V / 24 mA≈23 Ω。典型值约为该值的一半。

    2.第8.2.1节说:"避免总线争用,因为它可以驱动超过最大限制的电流。" 两个输出都将降级并可能烧毁。

    理论上、您应该在/OE 引脚上放置一个上拉电阻、并在上电后从 MCU 强制它为低电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    ~问题、Δ V 23Ω 是输出中的输出电阻器。 内部上拉和内部下拉的数量是多少?

    谢谢。

    Wesley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    (VCC−VOH)/ IOH≈33 Ω。