This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPLD-ICS:锁存行为不稳定

Guru**** 2341440 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1528616/tpld-ics-erratic-latch-behavior

器件型号:TPLD-ICS

工具/软件:

您好:

由于我遇到计数器问题(请参阅另一篇文章)、我决定通过在与计数器相同的时钟上使用 2 个 DFF 重新同步复位信号来解决该问题。

它解决了计数器输出问题(bug?)。

然而,现在闩锁似乎不起作用,或者我不明白它应该如何工作。

我做了以下工作:

但是、我观察到以下情况:

如您所见、计数器会输出一个脉冲、但是该脉冲变为高电平不会产生高电平、即预期的锁存。

我出错了、还是出现了问题?

Cl é ment

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Clement,

    您可以共享您的 syscfg 文件吗? 我怀疑复位信号存在问题、该信号会强制将锁存器置为低电平。 当计数器发出高电平脉冲时、确保 DFF 输入端的 RESET 为低电平。

    此致、

    Malcolm

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Malcolm、

    我没有保留该设计的 syscfg。

    我试图重建它,以提供给你... 但它是有效的...

    因此、我想我必须对锁存器上的复位极性进行了错误配置。

    Cl é ment