• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 36 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4013B：具有非反相和反相输出的更快 SR 锁存器

admin
Guru**** 2468460 points
Other Parts Discussed in Thread: SN74LS74A, SN74LS279A, CD4013B, SN74LVC2G02

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1543254/cd4013b-faster-sr-latch-with-non-inverted-and-inverted-output

器件型号：CD4013B
Thread 中讨论的其他器件：SN74LS279A、SN74LS74A 和 SN74LVC2G02

工具/软件：

我正在寻找一个具有同相输入（设置，复位）以及反相和同相输出的 SR 锁存器。 CD4013B 符合我的要求、但对我来说太慢了。 SN74LS279A 更快、但只有同相输出、而 SN74LS74A 具有反相设置/复位输入。 有人能指出一款符合我要求且比 CD4013B 更快（<20nS 延迟）的器件吗？ 我不需要 D 或时钟输入。

谢谢你

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您可以通过两个或非门（例如，SN74LVC2G02）创建一个 SR 锁存器 。

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我知道在理论上可以使用基本的栅极构建任何锁存器或触发器、但我是否可以获得与适当的锁存器或触发器相同的瞬态性能？

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    瞬态性能应等于构成锁存器的或非门的最坏情况瞬态性能。 在这种情况下、最坏情况下的瞬态性能将~8.4ns。

    此致、

    Malcolm

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我实际上更担心瞬态下的稳定性、而不是传播延迟、因为或非门之间的外部连接会引入寄生效应。 但我想很难预测会发生什么、因为这一切都取决于我的布局、对吧？

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    哦、我明白了、我误解了这个问题。 是的、瞬态性能不像 DFF 那么好、但只要布局合理、我就希望获得合理的瞬态性能。

    此致、

    Malcolm

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    借助由两个或非门创建的 SR 锁存器、上电期间是否可能会出现干扰？ 对于（同相输入） SR 锁存器、如果两个输入都为低电平、则同相输出应为低电平。 但是、由于栅极 A 的输入连接到栅极 B 的输出、因此即使两个输入都被拉至低电平、同相输出是否可能在启动期间瞬时为高电平、栅极 B 才能响应其输入（反之亦然）？

    我担心这一点、因为除非至少有一个输入为高电平、否则或非门的输出将为高电平。 但在上电之前、每个栅极的输入为低电平。 在上电过程中的某个位置似乎可能会出现不必要的干扰。 我的问题是否有效？

    此外、是否有任何能够处理 6V VCC 的 2 通道或非门芯片？

    谢谢你

  • 0
    TI__Guru**** 2468460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、这是一个合理的问题。 但是、这甚至适用于在启动时不包含已知状态（适用于其中的绝大多数 IC）或没有输出使能引脚的正常锁存器/DFF。  

    您可以尝试使用此 NOR 门芯片： https://www.ti.com/lit/ds/symlink/sn74hcs27.pdf?、ts = 1753238179164&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct-category%252Flogic-voltage-translation%252Flogic-gates%252Fnor-gates%252Fproducts.html

    它有 3 个通道（因此需要一个额外的通道）、但需要 6V VCC 并且具有施密特触发、因此您可以在 R 输入端放置一个小型 RC 滤波器、从而使用 VCC 提升 R、并在上电时强制器件进入复位状态。

    此致、

    Malcolm