This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1550834/txs0104e-leakage-current-due-to-internal-pull-up-resistor
工具/软件：
您好：
我的客户担心、当待机信号为低电平时、TXS0104E 的内部上拉电阻器会产生漏电流。
是否有任何方法可以防止发生漏电流？
还请建议进行电平位移、无论信号如何、它都具有低漏电流。
谢谢你。
JH
当 OE（或一个电源）为低电平时、上拉电阻器断开；请参阅 【常见问题解答】如果 OE 引脚置位以保持 IO 上的 Hi-Z、它是否会断开 TXS 器件中的内部上拉电阻器？
尊敬的 JH：
将 OE 引脚驱动为低电平将禁用内部上拉电阻、这与 Clemens 建议的类似。 如果这种做法不可行、也可以使用 LSF0204、并且可以使外部上拉电阻比 10k Ω 更弱、以便进一步减少电流泄漏。 如果您对申请器件推荐有任何其他问题或更多详细信息、请告知我们。
此致、
插孔
