This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HCS594:与 SN74HCS595 的差异

Guru**** 2467610 points
Other Parts Discussed in Thread: SN74HCS594, SN74HCS595

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1541972/sn74hcs594-difference-to-sn74hcs595

器件型号:SN74HCS594
主题中讨论的其他器件: SN74HCS595

工具/软件:

你(们)好

我需要 16 个额外的 GPIO 来每个驱动一些 SSR、需要 5mA

我计划使用 SN74HCS595、但 SN74HCS594 与此 devi Post 有何不同 ? 我相信两者都是不相容的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    '595 具有/OE 输入、但会禁用输出。 而'594 具有/RCLR 输出、可以将输出寄存器复位为零。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    595 提供高阻态输出、而 594 设置为低电平?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的。

    在'595 情况下、当 /OE 变为低电平时、会再次输出存储寄存器的当前状态。
    使用'594 时、当/RCLR 变为高电平时、输出保持低电平、因为这是存储寄存器的状态。 输出仅随 RCLK 而变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    至少需要多少个 GPIO 引脚才能控制输出? 我正在使用这些器件生成额外的 GPIO 输出。 我将使用两个串联电阻来创建 16 位输出。

    能否先组合 (SRCLK 和 RCLK)、将 OE 设置为低电平、然后将 SRCLR 设置为另一个 GPIO 、因此我们有一条时钟线、一条 SRCLR 和 ON 数据、总共 3 个 GPIO?

    这样、当我设置该位时、它们也在时钟的下降沿输出。 是否也有办法做到这一点? 每次需要更改 GPIO 时、只需执行 CLR 和复位、并将之前的引脚更改为上一级、并执行 16 个时钟周期。

    这是目前的电路图、请注意、符号对应 594、但我将使用 595

    是否可以仅将最终 IC 上的引脚用作额外的 GPIO 引脚?

    此外、如何确认输入到器件中的数据从输出 A 开始、我是否始终需要确保有 16 个 CLKS、并且 SRCLR 会将计数器复位为 0? 这是为了确保数据输入和输出之间不会不同步、或任何形式的不匹配。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    SRCLK 和 RCLK 连接在一起时、这些位将通过输出引脚移位、并在其中可见。 输出在短时间内有错误的值是可以吗? (只有 LED 可以容忍这种情况。) 通常、应分别控制 SRCLK 和 RCLK。 (如果您只是移入 16 位、则 SRCLR 不需要 GPIO。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不,我们不希望这样做,因为我们正在控制 SSR 以避免任何小的波动。

    如果我们不使用 SRCLR、我们如何复位寄存器?
    例如、如果我的器件在设置寄存器时复位、我们如何确保它从位 0 再次开始?

    因此、我们似乎需要微控制器的 4 个 GPIO 引脚?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    没有像当前位置这样的事情。 在 SRCLK 的每个上升沿之后、移入的位在对应于输出 QA 的寄存器中结束

    要设置所有 16 个输出、请使用 SRCLK 按 16 位计时、然后在 RCLK 上生成一个上升沿。 (以前的状态无关紧要。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果我们需要执行复位来确保 16 位数字正确同步、会发生什么情况? 例如、如果用户在 7 个时钟周期后按下微控制器上的 RST 按钮、并且设置寄存器的过程再次开始、它是否会从周期 7 继续? 如果我们希望它从周期 1 开始、会发生什么情况?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当时钟输入超过 16 位时、额外的位将被丢弃;只会保留最后 16 位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     Clemens Ladisch 

    在复位过程中、我可以将输出后的数据设为 0、即 16 个时钟、再设为任意值

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是;这将清除移位寄存器。 (必须对 RCLK 施加脉冲,也必须清除输出引脚。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    RCLK 只有一个时钟、我相信吗?

    那么、是否需要 SR CLR? 可以将其设置为只是高电平吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    RCLK 会影响全部 8 位、因此只需要一个边沿。

    只有当您要清除所有位而不使用时钟计时时、才需要/SRCLR。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此、我们可以将  SRCLR 设置 为高电平、将数据设置为低电平、从而将所有输出设置为 0

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    要将所有输出设置为 0、您可以执行以下任一操作

    1。脉冲/SRCLR 为低电平、然后在 RCLK 上发送一个上升沿;或

    2.将/SRCLR 保持为高电平、将 D 设置为低电平、在 SRCLK 上 发送 16 个边沿、然后在 RCLK 上发送一个上升沿。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。

    选项 2 会更好、即减少一个 GPIO。

    数据表显示了具有 RC 电路的引脚 10 (SRCLR)。 这是否必要? 该引脚是否可以直接连接到 3.3V? 引脚 13 可以连接到 GND 吗?

    我将使用其中两个器件、提供 16 个信号。 然而,有一个可能性,我可能需要 17。 我是否可以在最后一个器件上使用 QH'(引脚 9)、使用 2N3904 晶体管对其进行反转并将其用作我的第 17 个信号? 这是否可行?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该示例显示了上电时生成低脉冲的 RC 电路。  如果您以其他方式对其进行初始化、则可以将其连接到 VCC。

    /OE 能够直接连接至 GND。

    可以使用 QH'作为额外的输出、但请注意、当通过移位寄存器移位数据时、该输出会发生变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    也许不是个好主意、因为 如果我正确、QH'似乎不依赖于 RCLK。

    我想我可以添加一个额外的器件

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我的最终设计。 您看到应该进行的任何更改吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    /RCLR 必须连接到 VCC;否则、输出将始终为零。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     Clemens Ladisch 

    我计划使用  SN74HCS595、而不是 SN74HCS594、但我相信器件是兼容的;只是我的 PCB 符号是 SN74HCS594

    因此、引脚 13(当前为低电平)将是 OE、如果我正确、对于任何输出、该引脚需要为低电平?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    没错。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    太棒了、所以我很高兴能去。

    只是、出于某种原因、我的 PCB 库没有  SN74HCS595、因此刚刚保留了 SN74HCS594