[参考译文] SN74AVC8T245：SN74AVC8T245RHLR：在电平从 3.3V 转换到 1.8V 期间观察到过冲

你好 Josh、

非常感谢您的持续支持和富有洞察力的评论。

对于我们之前讨论过的过冲问题、我想发表更多的意见和结论。

最初、我们考虑了阻尼电阻器下游发生 LC 谐振的可能性、因为过冲峰值没有显著变化。 粗略的计算表明 13MHz 周围存在谐振频率；不过、由于这与工作信号频率相差一个数量级、因此我们认为相关性很弱。

为了进一步找出原因、我们还评估了低阻态驱动器和 Hi-Z 接收器配置引起信号反射的可能性。 为了进行测试、我们在 FPGA 引脚附近添加了一个 50Ω 下拉电阻器。 虽然这降低了总体振幅（可能是由于布线阻抗的分压导致）、但过冲形状没有明显的变化。 因此、我们认为不太可能进行反射。

然后、我们假设、如果导致 LC 谐振、则在 FPGA 附近添加阻尼电阻器可能会抑制过冲峰值。 我们插入了一个 33Ω 电阻器、但观察到波形没有明显变化。

总之、我们无法确定过冲的明确根本原因。 但是、我们收到了 FPGA 供应商的以下回复：

・I/O 输入规范假定直流或 UI 为 100%条件、器件可以承受超过这些水平的短暂过冲。

・观察到的过冲预计不会影响 FPGA 的长期可靠性或使用寿命。

在此基础上、我们决定解决该问题。

再次感谢您在整个调查过程中提供的支持和宝贵的意见。
我们期待着您的持续指导。

此致、
三广

您好 Mitsuhiro、

感谢更新。 如果您将来需要帮助、请随时与我们联系。  

我将关闭此 E2E 主题。

此致、

Josh