工具/软件:
尊敬的论坛:
Adrian 的这个答案是否仍然正确? e2e.ti.com/.../sn74avc32t245-meeting-timings-after-voltage-level-translator-for-high-speed-data-bus
“我们保证所有逻辑器件都能将输出偏斜限制在 1ns。 请记住、这适用于单个单元、在驱动相同的指定负载时、所有驱动输入都连接在一起、输出在相同方向上切换。 “
谢谢你。
此致
Moritz
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
尊敬的论坛:
Adrian 的这个答案是否仍然正确? e2e.ti.com/.../sn74avc32t245-meeting-timings-after-voltage-level-translator-for-high-speed-data-bus
“我们保证所有逻辑器件都能将输出偏斜限制在 1ns。 请记住、这适用于单个单元、在驱动相同的指定负载时、所有驱动输入都连接在一起、输出在相同方向上切换。 “
谢谢你。
此致
Moritz
您好 Moritz、
Adrian 从此处获得此信息:
【常见问题解答】同一器件中的栅极之间的时序有何差异? 给定逻辑器件内的预期偏差是多少? 什么是器件间偏斜?
在典型 (25°C) 条件下、我们可以保证输出偏斜为 1ns、而在整个温度范围内、输出偏斜将~3ns。
对于任何未指定偏斜参数的 TI 逻辑器件、我们保证在任何一个温度下、任何通道输出之间的偏斜典型值为≤1ns。 而在所有温度下、差异均高达~3ns。 请 记住、 这适用于 单个 芯片、所有驱动输入均连接在一起、并且在驱动相同的指定负载时输出在相同方向上开关。
此致、
Josh