[参考译文] SN74HC163：使用 SN74HC163 的并行进位 N 位计数器

admin

Other Parts Discussed in Thread: SN74HC163, TINA-TI

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1582423/sn74hc163-parallel-carry-n-bit-counter-using-sn74hc163

器件型号：SN74HC163
主题中讨论的其他器件： Tina-TI

您好、
我正尝试使用 SN74HC163 创建一个并行进位 N 位计数器。
我已经确认、电路和仿真都可以正常工作、没有任何问题（高达 8 位）。
但是、当我将其增加到 12 位时、电路和仿真的行为都异常。
这种异常行为的原因是什么？
原型电路与数据表中的图 2 相同。
我附带了 TINA-TI 的仿真图像、因此我想首先确认它可以正常工作、而不会出现任何仿真问题。
提前感谢您。

10 个月前

0 admin 10 个月前

TI__Guru**** 2933260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tatsuki Kamijo：

您能描述一下您观察到的异常行为吗？您使用的时钟频率是多少？

此致、

Nikki

0 admin 10 个月前

TI__Guru**** 2933260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好 Nikki Dengel,

由于仿真电路图中的所有数据输入都设置为高电平、我认为 1RCO/2RCO/3RCO 应为高电平、LD 应始终为低电平。
但是、仿真结果显示 1RCO 为高电平和低电平、2RC 和 3RCO 为低电平。因此、LD 始终输出高电平。
在仿真中、时钟频率设置为 1kHz。
因此、LD 输出的脉冲间隔被认为为
1/X [ms]、自 1kHz/(2^12-setData)= X
此致

0 admin 10 个月前

TI__Guru**** 2933260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tatsuki Kamijo：

您的电路对于并联进位 N 位计数器是正确的、但我认为您的初始条件是不正确的。在此仿真开始时、在计数结束之前、不会将输入加载到 A、B、C、D、此时 A、B、C、D 将加载到计数器中。要将数据加载到计数器中、加载需要为低电平。因此、在您的仿真中、LD 将处于高电平、直到 4096 个时钟周期、然后它在一个周期内处于低电平。当它为低电平时、ABCD 将加载到计数器中。

此致、

Nikki

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74HC163：使用 SN74HC163 的并行进位 N 位计数器