• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 42 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC165：SN74HC165 数据不一致问题

admin
Guru**** 2668435 points

Other Parts Discussed in Thread: SN74HC165

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1584525/sn74hc165-sn74hc165-data-misalignment-issue

器件型号： SN74HC165

您好！

我的设计中有 8 个 SN74HC165 串联、可获得 48 个 IO 状态（每个 IC 6 个 IO）。 机箱中的每根电缆约为 500mm。 大多数情况下、它们运行良好、但其中一个芯片存在问题。 当数据通过它并被输出时、它会错误地移位。 正常数据应该是 00111111、但通过它后变为 01111110。 更换芯片后问题得到解决。 现在、我们的客户想知道为什么会发生这种情况。 165.png

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    请放大 CLK 信号的上升沿、以便可以看到时钟边沿的斜率和数据输入状态。

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    抱歉、由于芯片已拆除、因此无法重现原始波形、仅保存此波形。 您是否怀疑时钟的上升沿和数据转换沿之间可能存在时序错位？ 导致这种结果的具体原因是什么？ 它是否与芯片数量或电缆长度有关？

  • 0
    TI__Guru**** 2668435 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我  Δt 时钟边沿过慢、超过了 Δ Δv Δ t 限制。