This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G373:输出状态

Guru**** 2676675 points

Other Parts Discussed in Thread: SN74LVC1G373

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1593647/sn74lvc1g373-output-status

器件型号: SN74LVC1G373

尊敬的专家:

客户当前正在使用 SN74LVC1G373 进行开发、并且遇到一些问题。 他们希望得到解决这些问题的援助。 谢谢你
1、电路如下:D、LE、OE 引脚默认被拉低、MCU I/O 可以控制这三个引脚;测试发现、每次芯片复位重启后、芯片的 Q 输出保持高电平。 这是正常的吗? 之前、我看到了相关信息、指出锁存器的默认输出不确定、而它们的实际测试显示为高电平输出

image.png
2.客户希望实现这样一种状态:锁存器的输出是 MCU 复位前芯片锁存器的 D 状态、并且锁存器的输出不受 MCU 复位的影响。 可以实施该芯片吗? 目前、无法实施客户测试。 我们希望提供一些建议。 谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1、没有保证。

    2.是否有复位信号?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    因此、该锁存器的初始上电输出状态是不确定的? 在客户应用场景中、MCU 需要复位、并且锁存器的输出在复位后不应更改。 例如、在 MCU 复位之前、Q 输出为高电平。 MCU 复位后、如果它未运行、Q 仍输出高电平、谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Colin、

    是的、锁存器的初始状态是不确定的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、LAN、

    SN74LVC1G373 连接到 MCU。 我们能否实现 MCU 复位之前锁存的值的 Q 输出? 硬件应该如何设计? 谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    为了使器件在复位状态和正常操作期间的行为有所不同、必须有一个复位信号。 您的电路是否已经有复位信号(MCU 如何复位?)、或者是否需要添加一个?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    当系统故障或异常时、MCU 将自动复位。 此时、连接到 OE 的 MCU 的启用会突然断开。 我们能否确保 SN74LVC1G373 的输出不发生变化?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    当系统故障或异常时、MCU 将自动复位。 此时、连接到 OE 的 MCU 的启用会突然断开。 我们能否确保 SN74LVC1G373 的输出不发生变化?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    当系统故障或异常时、MCU 将自动复位。 此时、连接到 OE 的 MCU 的启用会突然断开。 我们能否确保 SN74LVC1G373 的输出不发生变化?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    “你说什么?

    LE 上的下拉电阻确保在复位期间 LE 为低电平、锁存器将保持其锁存值。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    我知道 LE 是一个锁存使能、但您可能无法理解我们的含义。 我们的连接大致如下图所示。 出现故障时、MCU 会自动复位。 我们需要 SN74LVC1G373 的 Q 输出是复位前锁存的值;我们通过测试发现、无法实现此芯片、复位后、输出将始终处于高电平。 因此、我们想知道是否有方法可以实现不受 MCU 复位影响的锁存输出。 谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    MCU 复位期间 LE/OE/D 信号的状态是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    在硬件侧、我们将 OE、LE 和 D 引脚至地的下拉电阻器。 在 MCU 数据正确锁存到 SN74LVC1G373 后、MCU 将复位。 SN74LVC1G373 是否会输出已锁存的值? 我们想知道这一点。 客户测试中未实施此功能。谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 LE 为低电平时、锁存器的状态不发生变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    我还有一个问题。 如果 SN74LVC1G373 最初通电并且输出状态不确定、则会影响后端电路。 此时、我们只能将 OE 电阻硬件上拉至 VCC、并通过 MCU 控制 OE 来输出锁存值。

    但 MCU 复位后、OE 将处于高电平、锁存器的输出将变为高阻抗。 我们希望它能够正常输出锁存值。 有没有办法实现这一目标?

    SN74LVC1G373 的初始输出不确定性将对我们的电路产生重大影响、我们不知道如何避免这种影响。 谢谢你