This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4010B:Reviwe 原理图 CD4010BE

Guru**** 2673955 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1596222/cd4010b-reviwe-schematics-cd4010be

器件型号: CD4010B

尊敬的 TI:  

我使用 CD4010BE 为电平转换器 12V IO 至 3V3 IO 设计了原理图、下面是这个原理图。

请检查我的原理图。

此致、

全仁浩。

image.png

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Inho、

    任何未使用的输入都需要具有有效电压(高电平或低电平)。 我建议您将未使用的输入接地。 否则原理图看起来很好。

    此致、

    Josh  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Inho、

    任何未使用的输入都需要具有有效电压(高电平或低电平)。 我建议您将未使用的输入接地。 否则原理图看起来很好。

    此致、

    Josh  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joshua:  

    3V3 输出波形不正常。  

    这一级别非常低。

    请修改我的电路、解决问题。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Inho、

    是否可以将输出(引脚 2)与 Adapter_jack 隔离并再次测量?

    此致、

    Josh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joshua、

    我不明白你的意思。

    请进行更详细的解释。
    此致、
    全仁浩
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Josh、

     在 CD4010BE 的引脚 2 上添加 360 Ω 上拉电阻器、低于此值。

    我测得的 波形 12V_IN 和 3.3V_OUT、低于此值。

    请查看修改后的电路。

    此致、

    全仁浩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Inho、

    我在初始注释中的意思是隔离 CD4010E 和 3V3_IO_jack 并测量输出。 该器件应能够将输出驱动至 3.3V。  

    更新后的原理图和波形看起来很好。  

    此致、

    Josh