This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G07:为什么引脚 4's 电压过低????

Guru**** 2769855 points

Other Parts Discussed in Thread: SN74LVC1G07

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1609848/sn74lvc1g07-why-pin4-s-voltage-is-too-low

器件型号: SN74LVC1G07

您好的团队、

客户正在为 SN74LVC1G07 提供 1.8V 电源、输入的逻辑电平也是 1.8V。 引脚 4 的上拉高电压为 3.3V。

但在测试中、他们发现引脚 4 电压无法驱动到 3.3V、输入电压为 1.8V 时仅为 2.4V。

我们尝试切割引脚 4、并证明这种较低的电压应该由我们的芯片引起。 因此、我是否可以获得业务部门的支持来建议可能的根本原因?

谢谢

1.png

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当输入信号为高电平时、输出引脚应为 Hi-Z。 如果 Y 引脚在这种情况下灌入一些电流、则器件会损坏(通常是该引脚上的 EOS)。

    这是否只会发生在一个板/一个芯片上?