This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AHC00:CMOS 与非门的输入阻抗行为

Guru**** 2815505 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1626852/sn74ahc00-input-impedance-behavior-of-cmos-nand-gates

器件型号: SN74AHC00

您好团队:

 

客户最近发现在 UPS 系统中使用 ON Semiconductor CMOS NAND 栅极 MC74HC00ADR2G 时可能出现异常行为。 当输入驱动能力相对较弱时、就会出现该问题。

在图 1 所示的测试设置中、当电阻 R1 增加到 3k Ω 时、与非门的输入阻抗似乎发生意外变化。 因此、即使 5V 电源轨保持稳定且没有可观察到的压降、节点 VA 处的电压也会异常下降至大约 2.8V。

从测量波形 图 2 可以看出、当驱动源阻抗变大时、与非门输入汲取的电流似乎可能比预期更大。 这种行为表明在低输入驱动电流条件下可能存在异常输入阻抗特性。

 

5044bc77-fea7-467c-a367-db1460035cc2.png

5c5e0922-2dc7-4b9d-81e0-f6cd986f5e54.png

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该压降意味着 730µA 电流。

    CMOS 输入应始终具有高阻抗。 我怀疑器件(不是来自 TI)已损坏、或其他地方连接不良。