This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AHCT16240:有关 OE 引脚的下拉值

Guru**** 2847400 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1624919/sn74ahct16240-regarding-the-pulldown-value-for-oe-pins

器件型号: SN74AHCT16240

尊敬的团队:  

我正在设计中使用 SN74AHCT16240DGVR 器件、

请从数据表中找到以下快照。

image.pngimage.png

根据上述图片、建议将 OE 引脚 1、24、25、48 拉至低电平。

是否可以使用 10K 电阻器将其下拉至 GND、如下图所示。 或者、请建议将其拉低的正确值。
image.png

期待您尽快答复。

谢谢、此致、  
Maharajan P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、 Maharajan、10 公里正常。 我们没有具体的建议值、但 100k - 1000 范围内的任何值都足够了。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    0Ω 和 800kΩ 之间的任何值都适用。 (/OE 是高阻抗 CMOS 输入、不需要电阻器。 最大值的计算公式为 VIL / II。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Clemens 和 Ian:  

    感谢您的答复、  

    您能帮我确定输入的驱动强度、我提供 5V 作为 VCC。

    期待您的答复、   

    谢谢、此致、  
    Maharajan P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    您可以将输入视为高阻抗。