[参考译文] SN74AVCH16T245：由于总线保持电路而为 SN74AVCH16T245 提供设计帮助和备用 IC

Other Parts Discussed in Thread: SN74AVCH16T245, SN74AVC16T245

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1630573/sn74avch16t245-design-help-and-alternate-ic-for-sn74avch16t245-because-of-bus-hold-circuit

器件型号： SN74AVCH16T245
主题中讨论的其他器件： SN74AVC16T245

尊敬的团队：

我将电平转换器的高电平逻辑设计附加到了已经投入生产的一个系统中、

面临的问题是 SN74AVCH16T245 的总线保持电路导致、因此当输入侧引脚悬空时、输入侧引脚会保持先前驱动的逻辑输入、按照数据表中的建议、即使不使用任何外部下拉电阻器也是如此。

但在我的应用中、我使用 FPGA 2 的某些位作为状态位、问题在于每当 FPGA 2 由于电源故障而发生故障时、FPGA 引脚未在内部由高阻抗或低阻抗状态驱动、并进入高阻抗状态； 在这种情况下、状态位保持为高电平、这会将 FPGA 2 运行状况位指定为正常状态、但我期望在 FPGA 2 发生故障时获得逻辑低电平。

那么、解决这个问题的方法是什么、建议我进行尽可能少的 PCB 更改来进行任何设计更改；是否有任何具有内部下拉功能的电平转换器、其尺寸和封装与 SN74AVCH16T245 相同。

提前感谢,希望尽快回复。