This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G07:输入引脚过压 — 预期行为

Guru**** 2845830 points

Other Parts Discussed in Thread: SN74LVC1G07

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1632937/sn74lvc1g07-overvoltage-on-input-pin---expected-behaviour

器件型号: SN74LVC1G07

尊敬的 TI 团队

由于设计错误、我们会向 SN74LVC1G07 的输入引脚施加恒定过压。 在一种情况下施加 12V 电压、在另一种情况下施加 8V 电压。 在这两种情况下、输入都使用 5k Ω 电阻器上拉至这些电压。

目前、我们看到、具有 12V 电压的元件随时间推移施加了裸片、而 8V 元件仍在工作。 您能否对这些案例进行评估? 您是否详细了解了该器件的输入结构? 我们知道、根据数据表、6.5V 是最大值。 当然,我们会纠正这一点,但我们仍然希望听到你的意见。

感谢你的帮助。

此致

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    超过绝对最大额定值的电压可能会降低器件性能(尤其是输入晶体管和 ESD 保护电路的栅极隔离)、即使没有大电流流动、即使器件没有立即裸片也是如此。

    8V 器件的性能下降可能较小、或者根本不会出现性能下降。 您可以通过测量或不测量输入漏电流来检测这一点。 在任何情况下、都不能保证、您最终可能会遇到制造差异。