[参考译文] SN74LVC2G04：正弦波到方波转换

您好：

您将需要一个非缓冲逆变器、例如 SN74LVC2G u 以使用您所示的电路。 标准逆变器很可能具有过多的增益而无法实现稳定的线性偏置。

一种常见的方法是首先使用如图所示的非缓冲反相器（例如 SN74LVC1GU04）、然后使用标准 CMOS (SN74LVC1G04) 或施密特触发 (SN74LVC1G14) 反相器来对信号进行平方处理。 我们提供了一款将这两款器件都集成在一个封装中的器件 SN74LVC1GX04。

谢谢 Emrys Maier。  您是打算 在链中使用两个 SN74LVC1GX04 器件、以便我将在输入和输出之间实现零相位吗？ 实际上、我使用两个逆变器、如下所示。 我的问题是、当正弦波输入为 100mV PP 时、我们如何在第一个逆变器上获得逻辑低电平输出？ 由于逆变器输入端的信号仅为 100mVPP 正弦波、 但逆变器需要至少 1.7V（对于 2.5V VCC） 才能）才能识别输入端的逻辑高电平、从而强制逆变器输出为逻辑低电平。 您能澄清一下吗？

SN74LVC1GX04 实际上包含这两个器件、因此只需要一个器件。 以下是功能方框图：

您将从 X2 将 R282 连接到 X1、从 C217 将您的输入连接到 X1、然后输出将显示在 Y 处。链中有 4 个反相器、因此输出将是非反相的--即低输入=低输出。  

您是在线性模式下操作逆变器、而不是传统的“逻辑“模式。 在这种情况下、与标准逻辑反相器相比、该器件的作用更像是反相线性放大器。 这是非缓冲逆变器的一种常见用途、但数据表中未详细说明这种用途。

应用报告“在振荡器电路中使用 CMOS  非缓冲反相器“( www.ti.com/.../szza043.pdf ) 详细介绍了非缓冲反相器的线性操作,但它专门针对振荡器应用。

感谢 Emrys Maier 的详细帮助。 我现在只有两个问题。  当以 100mV PP 的正弦波作为输入馈送到 10.8MHz 时、采用这种配置的 SN74LVC1GX04 能否提供 50%的方波占空比？ 我在某个地方读到、逆变器的输入将处于 100mV PP 的正弦波的 VCC /2 处、这个 100mV PP 是否足以在逆变器输出端获得占空比为 50%的方波？  请澄清一下？

感谢 Emrys Maier 的详细帮助。 我现在只有两个问题。   当以 100mV PP 的正弦波作为输入馈送到 10.8MHz 时、采用这种配置的 SN74LVC1GX04 能否提供 50%的方波占空比？ 我在某个地方读到、逆变器的输入将处于 100mV PP 的正弦波的 VCC /2 处、这个 100mV PP 是否足以在逆变器输出端获得占空比为 50%的方波？  请澄清一下？

我在某个地方读到、逆变器的输入将位于 VCC /2、在该位置、100mV PP 的正弦波将骑行

是的、正确。 反馈电阻器将电路偏置到 VCC /2、串联输入电容器将在允许使用交流波形的同时防止该偏置受到输入直流偏置的干扰。

  当以 100mV PP 的正弦波作为输入馈送到 10.8MHz 时、采用此配置的 SN74LVC1GX04 能否提供 50%的方波占空比？

是的、当在该电路的输入端施加正弦波时、就会发生这种情况。 小输入信号将产生放大的 输出版本、通常在第一级上标出。 但肯定是总共 4 个逆变器级之后的方波。

为了帮助阐明这一点、我构建了一个简单的仿真来展示预期的行为。 输入信号偏置为 0V、100mV 峰峰值。 X1 上的信号由 100k Ω 反馈电阻偏置至~Vcc/2 (1.25V)。 信号 X2 是第一级的输出、然后内部级为“a"和“和“b"，“，接着、接着是 Y 的最终输出

我使用的模型是一个简化的非缓冲逆变器模型、不是特定于 TI 器件、但足够接近示例。

以下是您想在仿真器中自行尝试的模型：

.SUBCKT SN74LVC1GU04 Y A VCC AGND
* ----------------------------------------------------------------------
* CMOS Unbuffered Inverter (SN74LVC1GU04 style)
* Two-MOSFET implementation using Level-1 Shichman-Hodges models only.
* Updated with VTO = 0.7 V (NMOS) and VTO = -0.7 V (PMOS).
* Tuned so that each output transistor delivers approximately 20 mA
* of saturated drain current when Vcc = 1.8 V (VGS = 1.8 V).
* ----------------------------------------------------------------------

* NMOS model (pull-down)
.MODEL NCH NMOS (
+ LEVEL  = 1
+ VTO   = 0.7     ; threshold voltage (updated)
+ KP    = 200u    ; process transconductance parameter (A/V²)
+ LAMBDA = 0.05   ; channel-length modulation (1/V)
+ )

* PMOS model (pull-up)
.MODEL PCH PMOS (
+ LEVEL  = 1
+ VTO   = -0.7    ; threshold voltage (updated)
+ KP    = 100u    ; process transconductance parameter (A/V²)
+ LAMBDA = 0.05   ; channel-length modulation (1/V)
+ )

* NMOS pull-down transistor
* Width increased to compensate for reduced gate overdrive (1.1 V instead of 1.3 V)
MN  Y A AGND AGND NCH L=1u W=165u

* PMOS pull-up transistor
* Width doubled relative to NMOS (due to lower hole mobility) and further increased
MP  Y A VCC  VCC  PCH L=1u W=331u

.ENDS SN74LVC1GU04

尊敬的 Maier：

感谢您的答复和帮助。 我 已经使用相同的模型进行了仿真。 我在栅极的输出端得到了 12MHz 信号的以下反相波形。 如果我遗漏了一些东西、请告诉我。

...