Other Parts Discussed in Thread: CD4047B, TPLD2001, SN74HCU04
器件型号： CD4047B
Thread 中讨论的其他器件： TPLD2001、 SN74HCU04
尊敬的专家：
我们旨在使用 CD4047 278KHz 下的非稳态模式 Q 输出。 当我们使用 R=8.2K Ω 且 C=100pf 时、理论输出 Q 为 278KHz。 但我们发现、在实际测试中 Q 为 231KHz。 当我们用精度更高的电阻器和电容器代替时、频率变化不大；我们怀疑偏差是由芯片内部的寄生电容引起的、但我在规格表中没有看到寄生电容参数；
我们想了解非稳态 工作模式下的 R 和 C 的建议值；影响输出频率的因素有哪些？
谢谢
您好 Colin、
感谢您联系我们！ 怀疑寄生电容起作用是正确的、但在这个频率下、还有一个更大的因素：传统 CMOS 架构的内部传播延迟。
由于 CD4047B 是一款使用了数十年的经典器件、因此将其推向近 300kHz 会突出其一些基本的物理瓶颈。 让我们来分解一下为什么您看到 231kHz 而不是理论上的 278kHz、看看未来的选项。
1.为什么会出现频率偏差
标准公式 f = 1/(4.40RC) 假设芯片的内部逻辑门瞬间翻转（在极低的频率下基本正确）。 在更高的频率下、两个硬件现实会使该数学运算出现偏差：
内部输入电容 (C_IN)：数据表指出、典型输入电容为 5 pF（最高可达 7.7 pF）。 使用 100 pF 的小型外部计时电容器时、该内部电容加上另一个 5 至 10 pF 的杂散 PCB 布线电容会直接并联增加。 这会欺骗芯片充当电容器实际上为~115pF。
传播延迟 (t_PHL、t_PLH)：这是主要瓶颈。 在标准电源电压 V_DD = 10V 时、从非稳态输入到 Q 输出的内部传播延迟通常为 225ns（最高可达 450ns）。 当 V_DD = 5V 时、它会延展至大规模 500ns（典型值）。 每半个周期、芯片就需要额外的几百纳秒来处理转换并翻转输出、从而永久延长总时钟周期并限制最大频率。
2.数据表组件限制
为了实现出色的稳定性并符合理论公式、无需手动校准、数据表第 7 页概述了 RC 网络的严格参数：
定时电容器 (C)：必须 ≥100pF。 但是、恰好使用 100pF 会使杂散系统电容偏离数学目的。
计时电阻器 (R)：必须介于 10kΩ 和 1MΩ Ω 之间。 8.2kΩ 的当前值 低于建议的最小值。 降至 10kΩ 以下 会强制芯片通过内部 RC 共模节点驱动过多电流、从而导致内部开关阈值 V_TR 失真。
3.您推荐的选项继续前进
选项 A：迁移到现代定时解决方案
如果高精度频率稳定性对于生产至关重要、我们强烈建议将这款传统器件替换为现代硅振荡器或专用高速计时器型号。 较新的解决方案没有出现 20 世纪 70 年代传播延迟的瓶颈、可以轻松无缝处理 278kHz 时钟。 例如、TPLD2001 可轻松配置为 278kHz 输出、精度为 5%、无需外部计时元件。 另一种选择是使用外部定时元件来配置 SN74HCU04 等 3 逆变器振荡器，其精度主要来自外部定时元件 — 与使用 CD4047B 非常相似、但工艺更现代、延迟更少。 第三种解决方案可以使用晶体振荡器和分频器来获得所需的确切频率、但我预计这在大多数应用中会大材小用。
选项 B：尝试使 CD4047B 正常工作
请注意、这将超出 TI 建议的工作范围、因此我们无法保证可靠运行。
如果您必须坚持使用 CD4047B、则需要放弃纯理论公式。 您可以缩小电阻值（或使用电位计）以“超频“ RC 网络、从而有效地迫使滞后芯片切换足够快、达到 278kHz。 最好通过试错在工作台上完成此操作。
我希望这有助于澄清您在工作台上看到的内容！
