This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1G74:SN74AUP1G74DQER 行为

Guru**** 1144270 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1075763/sn74aup1g74-sn74aup1g74dqer-behavior

部件号:SN74AUP1G74
“线程:测试”中讨论的其它部件

尊敬的团队:

请参考下面的示意图,在 VCCRTC_3P3准备就绪的情况下,我们是否可以知道插针6将处于高位?

它仅适用于 PRE #和 CLR#。

此致,

巴德  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    /CLR 输入处于低电平活动状态,即,在电容器充电之前,反转操作是清晰的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好!

    我的测试是,当 VCC 电源准备就绪时,引脚5 Q 将保持低状态。 必须触发 PRE #至 LOW (低),然后引脚5 Q 变为 HIGH (高)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    是的,如果您的 CLR\输入在启动时较低,则 Q 将保持较低,直到 PR\被驱动为较低。 设备的功能表中对此进行了说明: