[参考译文] LSF0108：为 PCI 总线接口执行数据传输时 VrefB/EN 出现问题。

你好，乔，

我有很多问题，而不是我向他们提出所有问题，您能否与 Vref_A 电源，EN 引脚和输出信号共享这方面的范围图？  我希望信号能近距离(100ns 或更小的刻度)-无论是在 A 传输的开始还是结束时，都更好，如果可能的话，还可以拍摄出一段时间内的垂度。

EN/Vref_B 电压节点应保持在 Vref_A + 0.8伏(约)位置，这在您的系统中大约为4.4伏，这是您在静态状态下所描述的。 在这种情况下，电流仅为3uA，电流略低-您可以减少200k 以增加偏差-我建议尝试47k 以查看撞倒偏差电流是否有助于稳定这种情况。  

从每个通道到浇口都有一些电荷注入，但使用0.1uF 电容器，我们不会期望这会导致任何重大问题。 但是，您确实有很多信道切换。 驱动的负载类型是什么(泄漏/电容是我的主要关注点)？

你好，埃利斯

感谢您的及时回复！

我们确实有 VrefB/EN 的示波器探头图像， 但是，由于0.1uFD 电容器和200K 欧姆电阻器的组合是低通滤波器(TC = 20ms)，高速 PCI 总线流量(33 MHz)在 VrefB/EN 下产生一个“电平”，该电平明显低于5V VrefB 电源轨。  当空闲且无 PCI 总线流量时，我们看到大约4.4 V。 但是，随着活动的增加，VrefB/EN 的电压越来越低，直到我们开始看到 PCI 错误。   当我们开始看到 PCI 错误时，估计 VrefB/EN 将下降到大约2V。

是的，我怀疑降低200K 会解决问题，但我不确定这是否会导致其他问题。  我很惊讶，推荐的电阻器太高了——可能只是为了节省电能？  这个电阻器的电阻器可以有多低？  我不介意将其设为1K (因为功率不是我们设计的问题)，这意味着通过参考 MOSFET 的偏置电流=(5 -(3.6 + 0.8))/1K = 0.6 ma。  可能甚至低于1000？  我们还可以将电容器更改为1uFD，而不是0.1 UFD。

驱动的“负载”是 PCI 总线，通常没有电阻负载，但有电容负载。  在 LSF0108的一侧，我们有主板。   在 LSF0108s 的另一侧(即我们的主板侧)，我们有一个 Altera Cyclone 10 FPGA。  请参阅我在上一封电子邮件中发送的示意图。

LSF0108提供了一种使用零延迟设备精确“限制”PCI 总线信号(3.3V 或5V，具体取决于 PCI "VIO")的极佳方法。  一些其他级别的转换器(LVB 系列)具有活动电路，导致在33MHz PCI 总线的“转接”中出现不可容忍的延迟！   我认为 LSF0108有理由使用 PCI 应用说明，现在几乎所有并行 PCI 总线接口都将在 FPGA 中实施，而当前 FPGA 不允许5V 信号！

我不确定带一触式加速器的 TXS 系列是否会有所改进......再说一遍，LSF 系列中的参考 MOSFET 在为发送至 FPGA 的信号建立精确的切断电压方面是非常新颖的。

RSVP 和让我知道您对将200K/0.1uFD 更改为1K/1uFD 的看法。   也许您可以使用 TI 可能已经具备的功能来模拟此电路？

此外，我还会看到 Stefan 是否可以生成(或可能他已经有)问题范围图，我会将其发送给您。

谢谢尤尔

乔·诺里斯

嗨，乔，

我不能写很长的回复——我不得不在一分钟内离开——但我想在这里给你一个快速的提示。

我已经在运行一些模拟，到目前为止，我看到的是 LM4051已经停止运行，我还不知道为什么。

绿色轨迹位于 LSF 的 EN 引脚处，紫色位于 VREF_A 引脚处。

您在系统中看到的效果是否相同？

两件事很快——我看不到改变偏置电阻器有什么区别，稳速器的时间常数似乎直接与470欧姆电阻器+放置在启动引脚上的电容器相连。 再说一遍——还没有答案，但我想分享。 当我在30分钟内回来时，我应该能够看看。

埃米尔

是的！！！  模拟似乎反映了现实(为了改变)！   Stefan 将在一个通道上获得 VrefB/EN 的示波器图像，在第二个通道上获取 VrefA 的示波器图像-由 PCI 周期触发(如帧)。  他说，明天(星期四)他会有这种情况。

所以，也许你可以在模拟中看到一些东西，同时确定“为什么”。

谢谢你，

乔·诺里斯

很有趣  我假设您是指示意图中的 R57 (470_ohm)。  LM4051断路器(设置为3.59V 标称)应生成正确的 VrefA 偏差，请注意，VrefA 上有4.7ufd 盖，该盖应该为 LSF0108的 VrefA 引脚提供大量的瞬时电流。

这个问题确实变得“有趣”了！ 哈哈。

谢谢你，

乔·诺里斯

我们以前曾捕捉过一些痕迹。

以下曲线显示了 VrefB 电源(黄色)和 VrefB 输入针脚19 (蓝色)。 所有8条数据线都同时处于低位，30 ns 后同时处于高位，每200 ns 重复一次，从而获得了跟踪结果。 输入引脚处的 VrefB 似乎 没有变化

以下轨迹是相同的设置，但每隔4-5秒重复一次传输，每16次传输延迟50秒。

以下跟踪显示了在 PCI 写入过程中捕获数据位的数据传输跟踪。 B 侧(PCI 正在驱动)为黄色，A 侧(FPGA)为蓝色，在重负荷期间 (200 ns 重复传输)。

以下曲线显示 了重负荷期间的 VrefA 电源(200 ns 重复传输)。 VrefA 电源为黄色，GND 为蓝色，差分输出(VrefA - GND)为紫色。 请注意，有一些小噪音，但否则，VrefA 不会漏电。 光标 A 和 B 值用于差分输出

以下跟踪显示了 PCI 时钟 U9 P17，以供参考。  B 侧(PCI 正在驱动)为黄色，A 侧(FPGA)为蓝色，持续1秒。

我注意到，切换的数据位数和切换的速度对 VrefB 输入针脚电压有直接影响。

斯特凡

很有趣  我假设您是指示意图中的 R57 (470_ohm)。  LM4051断路器(设置为3.59V 标称)应生成正确的 VrefA 偏差，请注意，VrefA 上有4.7ufd 盖，该盖应该为 LSF0108的 VrefA 引脚提供大量的瞬时电流。

这个问题确实变得“有趣”了！ 哈哈。

嗨，乔，

我有好消息和坏消息-好消息是我在模拟中发现了一个导致此问题的错误(我的5V 电源在1毫秒后关闭)，坏消息是它根本无助于我们解决此问题。 我对那里的虚假希望表示歉意-尽管我有点放松，因为这是一个非常奇怪的问题，我不知道为什么会发生这种情况/在模拟中找不到问题。

感谢斯特凡发布了示波器镜头，这非常有帮助。

－

有相当多的下冲，这可能是一个问题——超过0.5V 负极钳位二极管将激活，并可能导致设备的局部接地发生变化(也许是接地看起来如此嘈杂的原因)。 如果不进行重大的重新设计，您可能无法对此采取任何行动。 这可能会影响身体电压，从而导致阈值变化，从而导致锁模电压变化。

－

您描述的问题最可能的原因是充电喷射导致浇口电压内部漂移。 它将解释为什么所有东西看起来都很好，但数据速率更高，并且随着更多通道切换锁模电压变化。 这种电压与栅极电压直接相关，栅极电压仅由外部电容器稳定，这对低频信号非常有效，但在高频率下，它可能不够。

这将解释为什么我不能在模拟软件中轻松复制它-我使用的是简化模型，但却不会给我提供这种细节。

您是否可以在其中一个通道的 A 侧引脚处添加一个上拉电阻器(330欧姆适合测试)至3.6V？  如果问题与栅极电压稳定性有关，我希望这能解决 问题。

您好，埃利斯

因此，您基本上说的数据线路下冲是打开锁模二极管，该二极管将电流馈入参考 MOSFET 电路(即 VrefB/EN)。

一个有趣的假设！   

当您说“添加330欧姆的上拉电阻器”时，您是否建议在 PCI 总线信号中添加330欧姆？   然后，将其拉至3.6V VrefA。 我不确定 PCI 总线上是否允许和容忍这种情况。

更好的办法是减少200K 和/或将0.1uFD 增加到一些更激进的值，以过滤掉欠压电流。  你认为这会奏效吗？   参考 MOSFET 可容忍的最大电流是多少？   下降到1K 会导致600安培电流。

在您的模拟中，您能否对数据行应用负冲并查看发生了什么情况？

谢谢你，

乔·诺里斯

嗨，乔，

原谅我对 PCI 总线的无知——我从未设计过。 我希望这样做只是为了看看问题是否消失，这将有助于隔离问题。 我知道系统是否支持这一想法。

你可以给两个射门——这肯定不会伤害到你。 如果我对充电喷射问题回答正确，则不会有什么影响。 我认为问题发生在设备内部-即我们的内部浇口节点和外部引脚/电容器节点之间的寄生电感和电阻过大，无法使浇口在更高频率下正确充电/放电。

MOSFET 可以处理大约100mA 的电流，因此您可以非常安全地跌落至1k 电阻器。 但是，您可能会看到一些其他问题--增加偏置电流也会增加超速电压，从而使锁模电压发生一点变化。

不幸  的是，我的模拟模型并不那么好——我使用的是相对简单的(1级) MOSFET 模型，这些模型根本无法处理任何更复杂的行为。 由于设备使用寿命较长，我们没有更复杂的型号。

我认为，上拉可能会引起混淆，它与哪个端相关。  "A"侧是 FPGA 侧。 请注意，目前 FPGA 中的这一项可抽取约为25k 至3V。

要 确认您是否希望我们尝试用330欧姆拉电阻将"A"侧拉至 VrefA？  

斯特凡

嗨，斯特凡，

如果可能，是的-我想看看这是否消除了正电压变化。

您也可以尝试使用更大的电阻器尺寸，但我预计需要330欧姆或更低的电阻才能影响这样的快速信号。  

你好，埃利斯

我们将其中一个 LSF0108芯片上的200K Ω 更改为1000 Ω，这似乎解决了该芯片上的问题。   我们将把其他芯片上的200K 更改为1K。   

1000次更改后，VrefB/EN 节点的电压高达4.8伏，总线上无活动。   之前的电压大约为4.4伏。

您能否通过以下方式运行模拟：

a. VrefB/EN 到芯片上的电阻为1000欧姆，而不是200K 欧姆

b. VrefB 导轨设置为5V。

C VrefA 导轨设置为3.6V

c. 5V 电压源驱动进入"B"侧数据 I/O 之一。

D.相应"A"侧产生的电压是多少？   如果您需要 A 侧负载，请尝试10 Meg，1 Meg，100K，10K。

谢谢你，

乔·诺里斯

嗨，乔，

我根据请求调整了模拟并重新显示 DC 值：

我还在下面提供了我的模拟文件的副本(适用于 TINA-TI)，以供您进一步修改。  

e2e.ti.com/.../LSF_5F00_Bias_5F00_Change.TSC

埃姆雷斯，

我下载了最新的 TINA 副本。   我添加了一些电压表。  修订的.tc 文件已附加；文件名中的"JPN"是我的首字母。   出于某种原因，当您获得3.74V 时，V_A1节点处的电压为3.57V。   为什么？

e2e.ti.com/.../LSF_5F00_Bias_5F00_Change_5F00_JPN_5F00_032122.TSC

e2e.ti.com/.../Node_5F00_Voltages.TXT

谢谢你，

乔·诺里斯

嗨，乔，

您的上拉电阻为1k。

你是对的，埃米尔。  我修复并复制了您的结果。  谢谢你 ，乔·诺里斯