This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXB0104:电压转换和GND连接问题

Guru**** 2540720 points
Other Parts Discussed in Thread: TXB0104

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/602412/txb0104-issue-with-voltage-translation-and-gnd-connection

部件号:TXB0104

大家好,我们在设计中使用TXB0104 IC,采用RGY封装,用于UART信号电压转换。 在我们的设计中,我们看到 B侧的电压 不适合于其中一个信号请参见下图,我指出的问题是在引脚13上观察到的信号  

PIN2 (黄色)和引脚13 (蓝色)的波形如下所示:-

 我有以下问题  

1.如果您在针脚13处看到波形,即使在针脚2处的输入端信号为零伏时,它也不是零伏。 正如TXB0104的数据表中所建议的那样,我们 在B侧或A侧都没有任何上拉或下拉。 引脚2一侧的信号驱动器是推拉式的。为什么引脚13一侧的电平不正确?

2.我们保留了浮动插针5和10的位置,但不建议这样做。 但我认为这不是造成上述第1点所述的不正确电平的问题,因为不管怎样,TXB0104的每一侧都有一个较弱的驱动器,一旦一端锁定到高或低电平,另一侧就应该继续驾驶。 不是吗?  

3.我们还将IC下面的裸露GND垫连接到我们的电路板数字GND (此转换器的输入和输出端通用)-即我们所看到的不正确级别背后的问题(如第1点所示)  

在我们的设计中,我们确保转换器的OE引脚 在加电时驱动低电平,并且只有在需要时,在数据传输过程中驱动高电平。

此致

jitender

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jitender,

    输出的负载是多少,如果有较大的负载,可能会导致这种情况与较弱的过程设备相结合。通常,频率越高,低电压会逐渐升高,尽管这种情况下频率并不高。 是否有理由将此用于缓冲而不是传统缓冲?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我建议A4和B4位于GND。
    A3和B3信号如何? B3上有100k下拉,此信号迹线是否有低电平问题? 删除100k下拉列表并再次进行探测会怎样? 我尝试模拟IBIS模型,使用低频率就不会出现线低的问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Shreyas,您好!
    1.引脚13上的负载相当小-大约2英寸的轨迹和一个单负载- BLE转移器的引脚电容可能为10pF。
    2.如果您看到我们的原理图,我们将使用两个不同的导轨为缓冲器的两侧供电。 A侧轨电压始终可用,B侧轨电压可根据蓝牙模块是否需要激活来打开和关闭。

    这些信号的频率是4800/9600波特9600波特-所以它是相当低的。

    此致
    Jitender
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Shreyas您好!

    是的,我们会将A4,B4连接到GND,但我怀疑这可能无法解决问题。 我看到了另一篇关于此问题的文章,其中建议由于内部闩锁之类的操作,使这些针脚保持浮动可能不是问题。 无论在哪种情况下,明天我都会尝试将A4,B4连接到GND

    A3,B3是静态信号,保持在高电平或低电平,原理图中所示的下拉电压已被移除,并且开机自检,我看不到A3,B3有任何问题。

    此致
    Jitender
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我现在已将A4和B4都连接到GND,但在针脚13处观察到的信号没有任何变化。 低电平仍接近0.7V。
    这是否与IC底部暴露的垫片接地有关? 正如我在第一篇文章中提到的那样,它与董事会的共同立场相联系。 在任何情况下,这如何能够在仅一个特定信号上产生有效的信号电平?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jitender,

    连接到GND的I/O是我们针对所有CMOS设备所做的建议,不一定有助于解决此问题。
    连接至GND的外露板是另一种机械/热稳定性建议。
    当您更换另一批设备时,此问题是否重复出现? 当您只操作此信道并断开所有其它信道时,这是否可重复? 即使负载较大(1kohm),也会影响高电压(VOH),但是,只要低电压在低频率下工作,它就不会受到影响。