• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 197 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G175：Q输出引脚的阻抗？

admin
Guru**** 2387080 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/601589/sn74lvc1g175-impedance-of-the-q-output-pin

部件号：SN74LVC1G175

就是这样...需要知道Q输出引脚的阻抗，因为此电路有时会看到来自USB端口的+5V直流。

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mark，您好！

    因此，在您的情况下，我的理解是您希望知道阻抗，以确保电流受到限制。
    同时，您可以从数据表中计算最大可能阻抗。 根据VOH/VOL和相应的负载电流，我们没有任何信息说明最小阻抗是多少。
    因此，对于输出电压可能存在总线争用的系统设计，最好根据器件的输出状态，假定GND或VCC的输出阻抗基本上为0。

    如果您要确保设备不会由于输出短路到5V而出现故障，最好将限流电阻与输出串联，以确保在发生此5V直流情况时， 电流限制在IOL或IOH的推荐工作条件范围内。

    我希望这对您有所帮助，如果您有其他问题，请告诉我。

    最佳，
    Michael