• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 554 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC74A：CLK和/CLR之间的最短时间是什么？

admin
Guru**** 2535750 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/615697/sn74lvc74a-what-s-minimum-time-between-clk-and-clr

部件号：SN74LVC74A

您好，

在客户应用程序中，/CLR落后于CLK，但一些芯片Q输出较高，而一些Q输出较低。

  • 0
    TI__Guru**** 2535750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    下面是客户的电路，现在，客户增加了C971电容器，/CLR上升沿比CLK更远，因此Q是正常的。

    所以

    CLK和/CLR之间的最短时间是多少？

    谢谢。

  • 0
    TI__Guru**** 2535750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Max，

    我相信您指的是常见问题解答e2e.ti.com/.../3538.03 output-parameters中的问题

    在发生有效输入之前，通电过程中触发器的初始状态未知。 在这种情况下，CLR输入与CLK输入是异步的，这意味着CLR输入会覆盖CLK和D输入并清除Q输出。但是，默认的通电状态仍然未知。

    我看到输入clk和CLR在加电时具有非常慢的上升边缘，接近800us，这违反了转换速率要求。这是因为输入引脚上有0.1uF的盖子，你能不能将它取下？ 请参阅有关慢速输入及其对输出的影响的应用说明。考虑使用施密特触发器对信号进行平方处理。 www.ti.com.cn/.../slla364a.pdf
    我还注意到，低电平没有接地？ 我错过了什么吗？