大家好,
在SN74AVCBH1.6245万数据表第1页中,“提供了有源总线保持电路,用于在有效逻辑电平上保持未使用或浮动的数据输入。 不建议在总线保持电路中使用上拉或下拉电阻器。"
1.“控制信号”是否也支持总线保持功能?
2.建议将未使用的输入引脚浮动用于总线保持缓冲器壳体?
3.如果客户在缓冲器或驱动器输出外壳时将上拉电阻器置于输入/输出信号以进行初始设置。 我认为建议的上拉电阻值不适用于总线保持,并且与IBHLO和IBHHO规范相关,您会告诉我建议的输入/输出上拉电阻值吗?
谢谢你。
此致,
Jade
提供有源总线保持电路,以在有效逻辑电平保持未使用或浮动数据输入。 使用上拉
不建议使用总线保持电路的下拉电阻器。提供有源总线保持电路,以在有效逻辑电平上保持未使用或浮动数据输入。 使用上拉
或不推荐使用总线保持电路的下拉电阻器。