https://e2e.ti.com/support/logic-group/logic/f/logic-forum/569312/tms320f28377d-hi-z-trip-zone-state
部件号:TMS320F2.8377万D主题中讨论的其他部件:74ACT1.6244万
您好,
PWM跳闸区域的Hi-Z状态存在以下问题:
如果PWM输出信号低且发生跳闸区域事件,则输出引脚保持低电平。 如果PWM输出状态为高且发生跳闸区域事件,则输出引脚从高(3.3V)变为约1.7V,尽管输出端的外部下拉电阻为10kOhm,并且内部GPIO上拉电阻关闭。
您是否有一些想法,问题可能是什么,或者是否实施了一些内部上拉电阻器的Hi-Z状态?
提前感谢您!
Gennadi