This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC126A:如果将两个SN74LVC126A的输出连接在一起并分别驱动高/低,该怎么办

Guru**** 1646690 points
Other Parts Discussed in Thread: SN74LVC126A, SN74LVC541A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1100095/sn74lvc126a-what-if-i-tie-outputs-of-two-sn74lvc126a-buffers-together-and-drive-high-low-respectively

部件号:SN74LVC126A
主题中讨论的其它部件: SN74LVC541A

在我的应用中,有一种情况是,两个SN74LVC126A的输出 直接连接在一起,以驱动一个通用目标。 不允许串行阻尼电阻器位于之间,因为应用对串行R值敏感。

在正常操作期间,只有一个缓冲区主动驱动输出,而另一个缓冲区是三态的。

我的问题是故障模式分析-如果一个SN74LVC126A在同一根导线上以较低的速度行驶,那么芯片的潜在损坏是什么?

通常,我看到其他接线柱询问将输出短路到GND的故障模式。 我想知道  是否与我的案例中的不同之处在于,电流流经对等驱动器,而不是流向GND。 对等设备上的当前夹紧功能是否能帮助我们防止芯片损坏?

感谢您的支持。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当前没有“蛤蜊”功能。 两个输出的电阻相加,因此电流将约为短路电流的一半,这仍足以损坏它们。

    为什么您不使用具有适当逻辑的单个缓冲区来控制其输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。 图表已简化。

    实际上,图中的两个缓冲区位于两个相同的节点上,每个节点上一个。 输出在中间板上进行线和线控,以控制第三板上的共享设备。

    您是否为我的应用程序推荐了其他三态IO缓冲器/驱动程序? 即是否容忍总线冲突而不会造成损坏?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    没有任何逻辑设备可以做到这一点--只需添加一个串联电阻器就可以防止损坏。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您需要多少电流,多少电压?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我需要一个3.3V三态IO,能够提供高达20mA的驱动强度。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    并联使用四路LVC输出,每个引脚上都有一个75 Ω 系列电阻器。 在正常情况下,驱动负载时的有效电阻约为19 Ω,接近正常LVC输出的输出阻抗,压降约为0.4 V。在故障期间,电流为每引脚22 mA,或总计88 mA。 在绝对最大额定值内。

    如果您需要更小的压降,请使用八通道设备,如SN74LVC541A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢克莱门斯。 这是一个有趣的想法-交换更多的引脚,以减小对源阻抗的影响,并减小故障期间的负载份额。

    我们会考虑这一点!