[参考译文] SN74F112：时钟输入的输入电容

大家好、Clemens、

我正在寻找要推广的替代方案、但我们需要支持5V、这将排除 LVC。
此外、它需要与 SO-16 (NS)封装引脚相同。

这基本上排除了传播延迟最低的所有器件(可支持>100MHz 的输入)

但是、假设我可以说服客户考虑 SOIC (仅限 P2P)、什么是好建议？

我刚刚看到 CD74xxACxx 选项？

此致、

Darren

大家好、Clemens、  

此处的应用需要 SO 封装。
输入电容有助于计算输入信号上升/下降沿时序的失真。

如果我们不对输入电容的双极输入进行表征、您将如何计算输入寄生效应如何影响传入信号？

编辑#1：
这篇文章指出、即使是双极晶体管的端子周围也有寄生电容、这是它们结的自然结果。
https://electronics.stackexchange.com/questions/151982/how-are-cobo-and-cibo-defined#:~:text=A%20BJT%20has%20several%20parasitic%20capacitances%20between%20all%20three%20of%20its%20terminals.&text=As%20for%20the%20terminology%2C%20base,output%20is%20at%20the%20collector。 

是否无法从设计中获得典型的输入电容？
在双极晶体管数据表中、这有时被推测为"Cibo"

编辑#2：
我刚刚找到了这份 TI 应用手册"使用逻辑器件进行设计"。

P18)所有数字器件都具有驱动它们的电路输出的容性负载。

表3列出了双极器件的"典型"输入电容。
列出的"SN74F"逻辑器件具有5pF 的典型输入电容。 此数字是否准确？
我们是否有 MAX 输入电容的镇流器估算值？ 也许<15pF？

此致、
Darren

您要更换哪个设备？

我不是 TI 员工、没有比您更多的信息访问权限。

SN74F00等其他 F 器件具有 IBIS 和 SPICE 模型。 (我怀疑输入电流对输入信号的影响大于容量。)

您好 Darren、

如果您想讨论我们器件的专有详细信息、我建议您使用内部论坛而不是公共论坛。

-

Clemens 非常乐于助人，但正如他所说，他无法访问 TI 的内部信息--我无法将有关该信息的任何信息发布到公共论坛。

大家好、Clemens、Emrys、

感谢您的反馈。

我最初的问题是：

'  SN74F112 CLK 输入的输入电容(CI)是多少？'

我从 Clemens (非 TI)的评论中了解到、双极输入器件和 CMOS 输入器件具有不同的结构、因此、即使这样、输入电容的特性也可能是相同的。

不过、TI 在线发布的这份文档 ："使用逻辑器件进行设计"提到了"SN74F"逻辑器件具有5pF 的典型输入电容。
这是准确的？

我知道我们无法在公共论坛上共享专有信息、因此、一旦我确认上述信息是否准确、我可能会离线联系最大值。

此致、
Darren