This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCH16T245:当电源打开、时、信号的行为异常

Guru**** 2381840 points
Other Parts Discussed in Thread: SN74AHCT16541
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1062419/sn74lvch16t245-when-the-power-is-turned-on-the-signal-behaves-strangely

器件型号:SN74LVCH16T245
主题中讨论的其他器件:SN74AHCT16541
我们使用的是 SN74LVCH16T245。

A 侧连接电源+3.3V,并连接 FPGA 输出(LVCMOS3.3V)。
B 侧连接电源+5V,连接 ULN2803ADWR 的输入。
方向为→B 
所有 OES 均为 GND。 所有 DIR 均为+3.3V 连接。
随附的图片显示了 SN74LVCH16T245 B 侧(8引脚)的波形在顶部、而+3.3V 电源的上升波形在底部。 不清楚输出上的波形在大约2V 的信号中、这可能是因为方向从 B 变为 A 直到+3.3V 上升。 此外、+5V 启动的电压比+3.3V 低。
FPGA 信号很可能处于开路状态。

请告诉我这种现象的原因。
请告诉我原因和对策。 

 
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我将附上一张波形照片。 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    保证正常运行的最小电源电压为1.65V

    数据表显示:

    为了确保加电或断电期间的高阻抗状态、OE通过一个上拉电阻器连接至 VCC。

    而且不能保证浮动总线保持输入在所需状态上电。

    我看到两种选择:

    1. 仅在 FPGA 加电并输出有效信号后启用 OE;或
    2. 使用具有 TTL 兼容输入(例如 SN74AHCT16541)的缓冲器作为电平转换器、并在其输入端添加下拉电阻器;它仅由5V 电源供电、因此其输出将在3.3V 电源上电之前驱动为低电平。