你(们)好
我们将 SN74LVC3G17用作系统中的缓冲器。
在为缓冲器提供输入信号(24MHz)的同时、缓冲器 VCC_3V3的电压会下降、大约为300mV。
尽管我们为缓冲器提供了大约1A 的电源电流。
我们仍然感到困惑的是、为什么即使缓冲器由足够的电源供电、缓冲器的 VCC 电压也会下降。
请您检查一下、我们已附上一个片段供您参考。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
我们将 SN74LVC3G17用作系统中的缓冲器。
在为缓冲器提供输入信号(24MHz)的同时、缓冲器 VCC_3V3的电压会下降、大约为300mV。
尽管我们为缓冲器提供了大约1A 的电源电流。
我们仍然感到困惑的是、为什么即使缓冲器由足够的电源供电、缓冲器的 VCC 电压也会下降。
请您检查一下、我们已附上一个片段供您参考。
Praveen、您好!
您是说 VCC 引脚上的电压被下拉、还是说输出电压被下拉(或可能两者都拉)?
当器件未切换时、VCC 是否稳定在3.3V?
如果是、当器件以更高的频率进行开关时、 输出的开关速度足够快、消耗足够的 RMS 电流、该电流会加载到 VCC 中、VCC 会根据您在 VCC 连接处使用的 LC 滤波器的外观设置为3.3V。
如果您绕过电感器(铁氧体磁珠?) 这是否使 VCC 在更高的电压下更稳定?
它还可能取决于输出为 CCD 提供的电流。 您是否知道这是高电流负载? 负载是多少?
如果是这样、开关频率和高输出负载的组合可能会降低电源电压、并且 LC 滤波器没有足够的时间恢复到3.3V、并且趋稳至接近3.0V。
要测试 LC 理论、您可以测量电感器两侧的 VCC。 电源本身是被下拉至3.0V、还是仅是 VCC 线路? 如果它只是 VCC 线路、那么这似乎证实了 LC 滤波器负载理论。
最棒的
Michael
您是说 VCC 引脚上的电压被下拉、还是说输出电压被下拉(或可能两者都拉)?
-- VCC 引脚被下拉。
当器件未切换时、VCC 是否稳定在3.3V?
--是的。 电压稳定。
如果您绕过电感器(铁氧体磁珠?) 这是否使 VCC 在更高的电压下更稳定?
--是的,我们绕过了一个 FB,即使我们能够看到 VCC 下降。 (FB 器件型号:BLM18EG221SN1D)
它还可能取决于输出为 CCD 提供的电流。 您是否知道这是高电流负载? 负载是多少?
这是一条 CCD 影像传感器时钟线。 我们将驱动一条4米长的电缆。
即使我们绕过电感器、我们也能够看到缓冲器的 VCC 电源中发生的负载。
此外、缓冲器的电源由可变电源电路提供。
\
晶体管发射极连接到缓冲器、(晶体管器件型号:KSC3265YMTF)
VR2用于控制缓冲器电压。 该缓冲器 VCC 下降的原因可能是什么?
借助于三个27MHz 输入信号、动态功耗为19pF×(3.3V)²×27MHz×3≈16.8mA。 除此之外、负载的功耗(4m 电缆)可能更大。 (请参阅 [常见问题解答]如何计算 CMOS 逻辑器件的功耗或电流消耗?)
当器件未切换且添加了100 Ω 负载电阻器时、您是否会得到相同的压降? 断开电缆是否会降低压降?
您好、Albert Xu1
-仅使用一个通道,而不是将所有三个通道短接在一起。
为了提高驱动强度、我们将所有三个通道短路。 (这是将所有三个通道短接在一起的主要原因)
-增大旁路电容器
是的、我们通过添加100uF 尝试了这一点、但没有帮助我们。
-增加负载电阻器
这是一个 CCD 传感器时钟信号、如果我增加负载电阻器、它肯定会影响信号质量。 (这也会反映在图像质量中)
现在、我正在尝试并行化两个缓冲器。 完成后、为了提高驱动强度、我将分享结果。
你好、克莱明
不过,我对这点仍有一些困惑。
我刚才在输出中连接了一个100欧姆的电阻作为负载。 而不连接传感器电缆。 负载电流很可能约为50mA。
我尝试并行化这两个缓冲器。 不过、我仍然面临着加载问题。 这是如何实现的? SN74LVC 可独立提供50mA 电流。
到目前为止、我刚刚消除了4m 电缆。
即使它是并联的、它也无法驱动50mA (100欧姆负载)? 为什么会发生这样的情况?
我找到的使用逻辑门驱动传输线路的最佳方法是使用源端接来尽可能匹配线路阻抗。
正如 Clemens 所说,LVC 输出阻抗为12欧姆--如果您使用50欧姆的 T 线,则可以添加38欧姆,以便从逻辑门获得尽可能最佳的响应(仅使用一个通道)。 并行添加更多通道只会进一步降低阻抗并导致更差的失配--我看不到任何会改善接收器接收到的信号完整性的情况。
此外、并联更多通道也会增加更多电源电流要求、这可能是导致电源电压下降的原因。
我在 这里有一个常见问题解答、其中详细介绍了使用逻辑器件传输线路的用法: [常见问题解答]将逻辑器件的输出连接到50欧姆传输线路时会发生什么情况?
您好、Emrys Maier
非常感谢您的讲解。
但我有一个疑问。 我们参考了客户提供的电路。 他们在那里使用类似类型的缓冲器电路、它在没有驱动问题的情况下工作得非常好。
请找到图像。
器件型号: TC74HC14AF -数据表附于下方。
e2e.ti.com/.../TC74HC14AF_5F00_datasheet_5F00_en_5F00_20160921-_2800_3_2900_.pdf
对于他们来说、电路工作正常、没有任何驾驶问题。 输入 VCC 更稳定。
我非常困惑、如何使用 HC 逻辑解决这些问题而不会出现驱动问题。 甚至 LVC 都优于 HC 逻辑。
请查找缓冲器原理图供您参考。