• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 9 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 494 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2T45：频率计算

admin
Guru**** 1649650 points
Other Parts Discussed in Thread: SN74LVC2T45, SN65LVDS31, SN65LVDS33, SN74LVC2G04, SN74LVC1G79, SN74AUC1G04, SN74HCS74
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1057646/sn74lvc2t45-frequency-calculation

器件型号：SN74LVC2T45
主题中讨论的其他器件： SN65LVDS31、 SN65LVDS33、 SN74LVC2G04、 SN74LVC1G79、 SN74AUC1G04、 SN74HCS74

早上好、

我对计算 非时钟器件的最大工作频率有疑问。  

TI 的经验法则是、2 x tpd 的倒数或 tPLH + tPHL 的倒数定义了最大工作频率。  

我如何看到传播延迟-> 移动由 tPLH 上升的输入信号、并移动由 tPHL 下降的信号。  

我还认为上升时间和下降时间也会影响工作频率。 我有几个问题要问您、以帮助我了解工作频率计算以及我希望 使用特定输入将 SN74LVC2T45输出的结果。  

1)在我的应用中、 Vcca 为3V3、Vccb 为5V。 对于这些电压电平、最大 tPLH->4.4ns、最大 tPHL 为4ns。 TPLH + tPHL -> 8.4ns。 因此、该 IC 的最大工作频率为119MHz。

如果我有一个80MHz 的时钟作为一个上升和下降时间为1ns (20-80%)的输入、我该怎么办？ 当我检查电平转换  器 DT/DV 数据表时、当 VCCI 为3.3V 时、输入转换上升或下降速率被指定为最大值10ns/V。  

您能否给 该电平转换器抽取一个上升时间为1ns (20-80%)的80MHz 输入时钟、以及我希望将什么作为输出？  

当我查看数据表第12页-> VCC1/2时、VCCO/2出现在输出端。 我不理解在3V3电平信号的33ns 上升时间下这是怎么可能的？  

您认为您可以在这里帮助我理解整个概念吗？

此致

Onur

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    上升时间对这一点并不重要；当输入电压超过阈值时、器件会切换、阈值介于 VIL 和 VIH 之间(通常接近 VCC/2)。

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Onur、

    一般来说、最好使用同一系列中的时钟器件来确定缓冲器的最大工作频率([常见问题解答]逻辑门或缓冲器的最大数据速率(或工作频率)是多少？) --通过使用此限制，您可以确保设备正常运行，并且不会对下面的讨论有任何疑问。 我提供以下信息只是为了帮助您进一步了解该主题。

    -

    [引用 userid="431314" URL"~/support/logic-group/logic/f/logic-forum/1057646/sn74lvc2t45-frequency-calculation ]*当我查看电平转换  器 DT/DV 数据表时、VCCI 为3.3V 时、输入转换上升或下降速率指定为10ns/V 最大值。  [/报价]

    这只是输入转换速率的参考值、这通常不会显著影响工作频率、但输出转换速率与最大工作频率有很大关系-大多数数据表中都没有提供这种转换速率。 此常见问题解答可能有帮助： [常见问题解答]逻辑器件的输出转换率是多少？

    上图显示了典型缓冲器(理想输入、实际输出)的传播延迟(t_PLH)。 这里的关键点是、延迟是从50%输入到50%输出的测量值、即使器件可能在与50%不同的电压下切换。 通常这不是问题、因为在测试中输入信号转换非常快(小于2.5ns)、并且阈值的差异通常很小。

    上图假设我们在器件支持的频率、电压和负载条件下运行。

    通过以设定的频率改变负载条件、我们可以看到输出信号发生了显著变化。 所示的一些波形甚至不会达到10%或90%、无法提供转换率的测量点。 此外、该器件不再产生方波、但仍在产生200MHz 信号。

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    早上好、

    第1部分

    感谢您提供这些信息、我的电路中有5个组件。 第一个是 FPGA 生成3V3开关信号。  

    第二个和第三个组件是 LVDS 驱动器(sn65lvds31)和 LVDS 接收器(sn65lvds33)  

    第三个和第四个器件是电平转换器3V3-5V (sn74lvc2t45)和逆变器(SN74LVC2G04)

    如果我理解正确、我需要找到提到时钟速率的相同系列、对于逆变器 SN74LVC2G04 ->它是  SN74LVC1G79 (160MHz)

    您是否认为您可以帮助我查找具有相同系列成员的其他器件型号、在这些产品中、我可以看到最大工作频率？  

    注意：对于数据表中的 SN65LVDS31、图7-1显示了频率高达200MHz 时的电流与频率间的关系图。  

    第2部分

    我想您已经清楚地解释了传播延迟、上升/下降时间、但我不确定我是否正确关联了它们。  

    传播延迟->输入电压电平 在 tPLH 或 tPHL 持续时间内超过阈值(VCCA/2)时、我们看到输出为(VCCB/2)。  

    您提到了输出转换速率、我将其视为输出的上升或下降时间、该时间会因负载而变化。 如果这个转换时间过长、即使信号以预期的频率切换、我也看不到这个信号达到 所需的电压电平。

    在数据表中、我是否可以在不同负载和不同电压电平下找到此转换率信息？

    非常感谢您提供的信息、再次感谢您或提前提供帮助。

    此致

    Onur

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Onur、

    我希望对于 LVC 系列逻辑器件而言、160MHz 是非常精确的最大频率。 您不会找到包含最大时钟频率的逆变器、因为它不包含时钟输入。 这仅适用于具有时钟输入(即内部触发器)的器件。

    我对您将电压从3.3V 转换为5V 的原因有点困惑。 SN65LVDS31支持3.3V 输入电压：

    至于支持200MHz 的3.3V 逆变器、恐怕我没有这种逆变器。 如果您可以降至2.5V、则可以使用 AUC 逻辑系列(SN74AUC1G04)、该系列在2.5V 时支持高达275MHz 的频率。 当电源为2.5V 时、它还允许3.3V 输入、输出仍将满足 SN65LVDS31的要求。

    [引用 userid="431314" URL"~/support/logic-group/logic/f/logic-forum/1057646/sn74lvc2t45-frequency-calculation/3913106 #3913106"]我想您已清楚地解释了传播延迟、上升/下降时间、但我不确定我是否正确关联了它们。  [/报价]

    传播延迟和最大频率之间实际上没有相关性。 许多工程师使用的“经验法则”是 f_max = 1/(2*tpd)--但经验法则只是为您提供操作的概念，而不是设置任何硬性限制。 确定最大频率的最佳方法是将器件置于预期的运行条件下并自行测试。

    从技术上讲、您可以在电路中具有巨大的传播延迟、同时仍保持原始输入频率。 例如、如果我对100个逆变器进行串联、使每个逆变器具有2ns 的延迟并输入信号、则输出将具有200ns 的延迟、但它能够准确再现逆变器可以支持的任何信号。

    [引用 userid="431314" URL"~/support/logic-group/logic/f/logic-forum/1057646/sn74lvc2t45-frequency-calculation/3913106 #3913106"]

    您提到了输出转换速率、我将其视为输出的上升或下降时间、该时间会因负载而变化。 如果这个转换时间过长、即使信号以预期的频率切换、我也看不到这个信号达到 所需的电压电平。

    在数据表中、我是否可以在不同负载和不同电压电平下找到此转换率信息？

    [/报价]

    我还包含了一个常见问题解答、其中介绍了如何为器件确定这一点、尽管这并不完美。 有些器件有其特征----大多数器件没有。

    例如、SN74HCS74包括输出转换时间：

    使用这些值、我们可以尝试计算最大工作频率：

    f_max = 1/(2*t_t)= 55.55MHz

    数据表还包括最大工作频率：

    正如你所看到的--这两个不是很一致，但它们是相当接近的。

    -

    我可以给您的最佳建议是获取一些器件、并在与您计划在最终系统中使用的设置类似的设置中对其进行测试。

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    早上好、

    再次感谢您提供的所有信息。 让我再次总结一下我的应用。  

    FPGA --3V3 SIGNAM->LVDS  驱动器(sn65lvds31)--lvds->LVDS 接收器(sn65lvds33)--3V0信号-->电平转换器(sn74lvc2t45)--5V 信号-->逆变器(SN74LVC2G04)--5V 反相信号--> IC (预期输入电压为5V)

    以上信息说明了为什么我必须将电压电平转换为5V。  

    我看到您解释 了 SN74HCS74的频率信息、但我的电路中没有该 IC。  而是 SN74LVC2G04、这是一种双路逆变器 、85度时的最大 tpd 为3.2ns。 经验 法则1/(2*tpd)显示-> 156.25MHz。 这也是一款 SN74LVC 器件、从理论上讲、我应该期待160MHz 的工作频率？  

    我将检查电路中每个 IC 的信号形状、输出上升和下降时间以及传播延迟。  

    提前感谢您的帮助

    此致

    Onur Kusakoglu

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果交换两个 LVDS 信号、则不需要反相器。

    那是什么接收 IC？ 它可能具有 TTL 兼容输入？

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我之所以使用逆变器、是 因为它具有有源失效防护功能、可确保在没有输入的情况下实现高电平输出。 在我的应用中、我不应该看到任何高电平、除非我将其驱动为高电平。 因此、我从 FPGA 发送并反转信号、然后再次反转、以防止高电平信号(在失效防护期间)到达我的终点。

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Emrys：

    数据表信息给出了具有最小值和最大值的 tpd 时间或 tphl 和 TPLH 时间。 我是否应将这些范围视为失真时间？

    例如、在相同条件下的相同 IC 中、该数字是否恒定？ 还是在最小和最大范围之间发生偏离？

  • 0
    TI__Guru**** 1649650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Onur、

    针对特定的电压范围和温度范围给出了传播延迟。 通常、在该范围内的最低电压和最高温度下、它将是最大(最差)的电压。 在单个工作条件下(例如、在25°C 时为3.31V)、延迟值应保持一致。 请注意、重负载下的高速运行会使器件发热、这将影响性能。

    此外、器件之间的时序可能会有变化、通常称为"过程变化"。

    我们只能保证数据表中的限值、因此我建议使用这些限值进行设计。 最大值通常是最关注的问题----通常不会列出最小值或将其置于通用值(例如1.5ns)。