This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC4245A:有关 SN74LVC4245A 加电期间行为的问题

Guru**** 2524480 points
Other Parts Discussed in Thread: SN74LVC4245A, SN74LXC8T245

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1053947/sn74lvc4245a-question-about-the-sn74lvc4245a-behavior-during-power-up

器件型号:SN74LVC4245A
主题中讨论的其他器件: SN74LXC8T245

我们使用 SN74LVC4245A 来控制5V 输出逻辑信号、并且在上电期间发现了一个问题。

该组件配置为将3.3V 逻辑信号从其 B 侧(VCCB=3.3V)移动到 A 侧(VCCA=5V)。 DIR 引脚设置为 GND、OE 引脚通过4.7K 电阻连接到5V (如数据表中所建议)。 稳压器从5V 提供3.3V 电压。 10k 电阻器下拉 COMP 的所有输出(A 侧)。

  • 加电时、5V 首先斜升、因此 OE 引脚也斜升。
  • 其次、3.3V 在几毫秒后开始。  
  • 最后、一个集电极开路晶体管将 OE 引脚置为低电平。

这种配置在许多情况下都能正常工作。 不过、我们发现了一个问题、即在上电之前3.3V 电源轨上仍然存在残留的0.3V 电压(由于快速断电和上电序列)。 在这种情况下、尽管 OE 引脚上有上拉电阻、A 侧输出都被错误地激活并以5V 斜升、直到3.3V 开始斜升。
遗憾的是,此问题会对输出造成有害的“闪存”行为,在上电时必须保持低电平。

例如、请参阅下面的激活 A7。

您能否说明尽管 OE 引脚处于状态、仍激活此输出的原因?
您是否可以建议进行修改以解决此问题?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Benjamin、

    我会将此内容发送给我们的翻译专家、他会尽快回来。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Benjamin、

    也许这种快速的电源序列会留下一些残余电荷、从而在加电期间产生输出毛刺脉冲。 在上电序列期间、器件可能会出现一些可能导致干扰的内部竞态条件。 调整斜坡速率可能可以解决此问题、但切换到另一个 P2P 设备可能是最佳选择。 您使用的是哪种封装?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Dylan、

    我们使用器件型号为 SN74LVC4245APWR 的 TSSOP24封装。

    为了避免混淆、
    加电序列快速时,我们没有问题。
    但是当加电缓慢(1V/ms 或更低)时,输出端口 A 将打开(有害的“闪存”)。

    我们希望了解这种行为、以免修改我们的设备。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Benjamin、

    这与未通电的内部节点有关、而其他电压可能会耦合、从而导致类似干扰的行为。 如果您需要可靠的上电、我建议您使用 SN74LXC8T245器件。 P2P、因此您只需将其插入即可。 它具有毛刺脉冲抑制电路、可消除任何类型的电源序列期间可能出现的任何毛刺脉冲。 除此之外、您还将获得其他参数优势。