This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1T97:针对逻辑缓冲器连接 A、B 和 C 的后果

Guru**** 2530660 points
Other Parts Discussed in Thread: SN74AUP1T97

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1053461/sn74aup1t97-consequences-to-tying-a-b-and-c-for-logic-buffer

器件型号:SN74AUP1T97

大家好、我计划使用 SN74AUP1T97作为电平转换器、将外设的逻辑电压从1.8伏提高到3.3伏、以供我的微控制器读取、 但是、我注意到、参考您器件的外设制造商设计使用的是数据表中未显示的引脚设置。 在其设计中、它们将 A B 和 C 端子连接在一起。 完成此设置后、我得出结论、其输出行为与同相缓冲器相同、这是数据表中包含的设计之一。 我更喜欢您的数据表设计、而不是外设设计人员实现的设计、因为他们的设计需要更多的栅极来切换其状态、以便完成相同的任务。 我想问、您是否有任何理由可以考虑他们为什么会使用该替代配置/该配置是否会导致错误的逻辑? 我的直觉是、如果逻辑变化得足够快、可能会出现栅极传播问题、它们的设计可能会导致产生无用位。 非常感谢您- Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿 Joe、

    我不能完全确定他们为什么会在数据表中的示例中使用该配置。 但是、我实际上看不到它们的配置有一个下降侧、所有3个输入都短接在一起。 C 通道中有一个额外的逆变器级、但增加的延迟可以忽略不计(可能在 ps 范围内)。 即使查看 C 输入滞后的逻辑、输出状态看起来也会保持不变。 此示例配置完全消除了这种可能性(保持该输入静态)、并且还将减少外设必须驱动的额外输入电容。