您好、Maier、

我是否可以知道生成的输出的上升和下降时间是多少？

它是否也受 Rext 和 Cexr 的影响？

如果 I 生成的振幅更高(12V)，是否会导致小脉冲持续时间(0.1us)的上升/下降时间没有足够的时间上升到高振幅(12V)？

SN74LVC1G123仅可在1.65V 至5.5V 之间工作-在12V 条件下不工作。

在标准50pF 负载下、输出转换时间通常仅为几纳秒。

好的。 感谢您的信息。  

您好、Maier、

根据链路，如果电源为3.3V，并且我想获得2.7V-3V 输出 VOH，我需要为卢比使用更低的电阻？

或者我不能使用低于30欧姆的电阻器？ 输出高电流24mA。  

如果 RL 使用1k 欧姆，VOL 最大值为0.55V，VOH 最小值为2.3V 吗？

卢比是器件的内部电阻-它不是您添加的电阻器。

不要为输出增加任何电阻-只需将器件连接到12V 转换电路的输入即可。

在3.3V 电源时，VOH 的输出电压最小为2.3V 吗？  

输出电压将取决于与负载相关的输出电流。

根据您展示的电路、我预计输出电流为10.1mA：

使用该值、最坏情况下的 VOH 可通过以下公式得出：

(1)确定3.3V 时的输出电阻-数据表中最接近的是3V、因此我们将使用它。

Lh =(VCC - VOH)/ IOH =(3 - 2.4)/ 0.016 = 37.5欧姆

(2)使用计算得出的电阻来确定给定电流下 VCC 在最坏情况下的压降：

V_drop = IOH * ROH = 37.5*0.0101 = 0.37875V

(3)从电源电压中减去压降

VOH = VCC - V_DROP ~= 2.92V

因此、您在最坏情况下的预期输出高电平电压为2.92V、典型输出高电平电压将约为3.16V。

我已将电路更改为 NMOSFET。 拉低电阻变为1k Ω。  

上面的 IOH 为0.016。 该值是如何计算的？

我展示了上面的每个步骤-请按照我自己做的事情进行计算。

因为我看到、对于 VOH = 2.4V、IOH = 16mA；对于 VOH = 2.3V、IOH = 24mA、有2个条件。

我不确定我应该引用哪一个 IOH。  

根据所示的计算、下拉电阻 I Put 越高、VOH 就越高、并且接近 VCC。  

如果我错了、请更正。  

流经电阻器的电流由欧姆定律确定：I = V/R

如果在器件的输出端放置一个1k Ω 下拉电阻器、则输出端的最大电流为：

I = 3.3/1000 = 0.0033A = 3.3mA

较大的下拉电阻器将导致电流减小、例如、更改为100k Ω 电阻器：

I = 3.3/100000 = 0.000033A = 33uA

较低的电流将导致较小的压降(V_drop)和较大的 V_OH。

好的。 了解。

何时确定 VOH = 2.4V 时 IOH = 16mA；VOH = 2.3V 时 IOH = 24mA？ 如数据表所示

如果您有3V 电源和16mA 输出电流、则使用 VOH (min)= 2.4V。 如果您有3V 电源和24mA 输出电流、则使用 VOH (最小值)= 2.3V。

一般而言，当我需要较高的电流(>16mA)时，我使用较低的低电流值(<16mA)和较高的电流值(>16mA)

因此输出电流24mA 和16mA 是最小 VOH 的指导原则？  

实际的 VOH 取决于输出电阻。 我是对的吗？

正确- VOH 值将与输出电流和高侧 MOSFET 的电阻直接相关。 输出结构如下所示、您可以看到 VCC 和 Vout 之间的压降是如何的：

V_drop 是我在上面的帖子中给出的值、即 IOH * Ro、而卢武铉是 FET 的抵抗力。

感谢 Maier 的解释。 我明白了。  

我很乐意提供帮助。 如果您需要其他帮助、请告诉我。

您好、Maier、

如果下拉电阻变为10kohm、电源为3.3V。

IOH = 3.3/10k = 0.33mA

使用2.4V、IOH < 16mA

卢=(3-2.4)/0.016 = 37.5欧姆

Vdrop = 0.33 x 37.5 = 12.375V

VOH = VCC - Vdrop  = 3.3 - 12.375 =- 9.075V

IOL = 0.55/10k = 55uA

ROL = 0.55 / 0.016 = 34.37欧姆  

电压= 55uA x 34.37 = 1.89mV

VOH 为-ve 值时计算是否正确？

您好、Maier、

上面的计算错误。

如果下拉电阻变为10kohm、电源为3.3V。

IOH = 3.3/10k = 0.33mA

使用2.4V、IOH < 16mA

卢=(3-2.4)/0.016 = 37.5欧姆

Vdrop = 0.33m x 37.5 = 0.01237V

VOH = VCC - Vdrop  = 3.3 - 0.01237 = 3.287V

IOL = 0.55/10k = 55uA

ROL = 0.55 / 0.016 = 34.37欧姆  

电压= 55uA x 34.37 = 1.89mV

它是否正确？

是的、没错。

感谢您的确认。 Maier。  

CD40109B 是否能够将其电平转换到12V？ 我看到传播延迟时间很长。 在保持脉冲持续时间[0.1us (最小值)至10us (最大值)]的同时、是否适合将输出从 SN74LVC1G123电平升至12V？

是- CD40109B 可以支持3V 至18V 升压转换、这也包括3.3V 至12V 升压转换。

延迟相当长-使用3.3V 输入电源时、我预计延迟会超过600ns、这可能导致严重失真、甚至完全丢失0.1us 脉冲。

实现这一目标的最简单方法是使用 nFET 逆变器、我相信这是您的计划。 上拉电阻值和输出端的寄生电容将是影响逆变器工作速度的主要限制因素。

为您提供一个可使用的公式- RC 电路的上升时间(10%至90%)约为2.2 * R * C -因此、在典型的50pF 负载下获得一个快速上升沿(假设为100ns)：

R = 100N /(2.2*50p)= 909 Ω

因此、1k Ω 电阻器应该足以具有相当快的边沿-您可以使用330欧姆来实现更快的速度、具体取决于您的系统要求。

这是我的 NMOS 逆变器电路。 我在第一次 NMOS 上拉时使用100k Ω、在第二次 NMOS 上拉时使用200k Ω。 这是因为如果我使用1k Ω 或10k Ω 上拉电阻、输出的低侧为高电平(>9V)。 通过这些组合、我获得了~1V VOL 和~11V VOH、用于第二个 NMOS 的输出。

我使用的上拉电阻值与您的 RC 电路上升时间公式相矛盾。  

使用的 NMOS I 开关为 TD (on)= 2.5ns、tr = 1ns、TD (off)= 16ns、tr = 8ns。

它是否会受到您提到的公式的影响？

顺便说一下，是否有任何其他电压转换器高达12V，并且传播延迟要低得多？

TI 没有任何其他支持12V 电压的转换器、但其他器件可以支持12V 电压运行。 例如、光电隔离器可用于将3.3V 转换为12V、但对于这种电路、我会认为它过冲。

根据 NMOS 的数据表：

导通状态电阻极低、因此在两级使用1k 上拉电阻时不应出现任何问题。

如果我使用这个100k 和200k 上拉电阻器、它可能会导致 输出的缓慢上升沿？

是的、根据前面提供的公式 I、您可以预期50pF 负载下的输出边沿大约上升：

   2.2 * 100k * 50p = 11us

对于您所需的0.1us 脉冲宽度而言、该值太慢。

您好、Maier、

感谢您的提示。 通过更改3.3V 电源轨和12V 电源轨的上拉电阻、我设法从 Nomos 获得~0.1us 的脉冲输出。

您是否有 上面快照中显示的 SN74LTC1G123的仿真模型？ 您可以分享吗？

如果两个上拉电阻仅使用0.25W 额定值、是否存在任何问题？ 尤其是对于12V 电压轨。  

功率的计算方法为 P = IV、在本例中、P = V^2/R

电阻器应至少具有处理所用功率的额定值。

我 在0.25W 额定值下使用100 Ω 上拉电阻。 使用的功率为1.44W

在0.5W 额定值下、我更改为330ohm。 但最大振幅略低于12V。

如果您希望获得100欧姆等效电阻、我建议并联10个1k 电阻器。 这将产生100欧姆等效电阻、但功率分布在10个器件上、而不是仅1个器件、这意味着每个器件只需提供144mW 的功率。 这将允许使用标准0.25W 电阻器。

但是、如果在1206封装中使用10个1k 电阻器、则电阻器尺寸对于我的电路板来说太大。  

顺便说一下、 您是否有 上面快照中显示的 SN74LTC1G123的仿真模型？ 您可以分享吗？

要在不使用上拉/下拉电阻器的情况下将3.3V 信号转换为12V、还可以使用具有 TTL 兼容输入的栅极驱动器、例如 UCC27517。

谢谢 Clemens、这是个好主意。

我倾向于只考虑我支持的器件。

您好、Maier、

如果使用 UCC27517对 SN74LVC1G123的输出进行电平上移、则需要使用 R1和 Q1来切换输出？

或者我可以直接输出脉冲而不使用 R1和 Q1？

UCC27517设计为栅极驱动器；Q1是具有栅极的器件的示例。 R1的目的是降低驱动强度、以防止 Q1开关速度过快。

您不需要 Q1。 如果极快的输出边沿产生 EMI 问题、则可能需要 R1。

我是否 可以知道 R1的值？ 如果输出迹线悬空、以便将200mV 噪声耦合到 PCIe 通道。 布线长度为~ 11英寸。  

如果将输出迹线用作天线、则其特性取决于电路板布局。 您必须进行实验。 (但 Ω 目的是产生 EMI、0 μ A 可能起作用。)

通过使用 PSpice 仿真、使用了10kohm 串联电阻器、具有~0.8V 过冲和下冲以及12V 振幅输出。 是否有减少过冲/下冲的建议值？

过冲实际上是该应用中的问题吗？

无论如何、我怀疑是否可以使用 PSpice 对电路板的特性进行准确建模。 您必须进行实际实验。

好的。 了解。 谢谢。  

如果需要 R1，则需要高功率额定值电阻器？ 功率耗散而导致的。  

从理论上讲、电阻器的功耗为(12V)²/R1、但布线电容约为30pF、仅持续很短的时间。 我认为您不需要关心这一点。

建议输出的布线宽度是多少？

如果将布线宽度设为31.5mil、则为  

PCB 布线电容/长度 =ε0 εrw μ V/h

 = 0.225pF/英寸 x 3.4 x 31.5mil / 2.85mil

 = 8.455pF/英寸

天线的总布线长度为~11英寸。 然后、PCB 布线电容=~93pF。

使用该电容时、它将导致脉宽的上升/下降时间增加、这在我这里不是首选。

在这种情况下、为了在0.1us 脉冲持续时间输出中具有~12ns 上升/下降时间的12V 振幅、有何建议？

对于31.5mil 迹线宽度、我是否仅有<20mil 迹线长度；对于剩余的迹线长度、我是否仅有3.5mil 迹线宽度？