This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN54LS374:我对 SN54LS374透明锁存器有一些困难。

Guru**** 1196550 points
Other Parts Discussed in Thread: SN54LS374, SN74LS374, SN74HCS595
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1020718/sn54ls374-i-am-having-some-difficulty-with-the-sn54ls374-transparent-latches

器件型号:SN54LS374
主题中讨论的其他器件: SN74LS374SN74HCS595

您好!

你好。 我有一位客户正在使用 SN54LS374。 请查看下面他的查询以供您参考。 非常感谢。

我最初是一名软件工程师、但现在正在使用旧款英特尔8751微控制器。 我对 SN54LS374透明锁存器有一些困难。

我将 SN54LS374放置在我的原型板 PB-503上。 我已连接器件、似乎没有将 D 值锁存到 Q 输出。

我将 SN54SL373和 SN54SL374放置在我的 PB-503 Proto 板上。 我使用指定的电阻器连接了器件、请参阅数据表的第5页。 我将 VCC 引脚20、GND 引脚10、1D 引脚3连接到+5V。 我测量了1Q、结果很低。 然后、我向 CT 引脚11施加了+5V 电压、然后将其丢弃。 然后、我测量了1Q、它仍然很低。 +5未锁定到1Q。

此致、

Ray Vincent

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ray:

    数据表的第5页(上图作为参考)显示了器件输入和输出的内部结构--它没有任何类型的外部电阻器建议。

    我们能否得到一个有关这种连接方式的确切原理图? CT 引脚是否仅通过使用导线强制为低电平、然后强制为高电平? 还是仅强制高电平然后保持悬空?

    在此期间、所有其他引脚都在做什么?  输出连接了什么负载?  我们更喜欢50pF (或47pF、更容易获得)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Emrys:

    你好。 我已经将我们客户的原理图设计发送给您的电子邮件。 请帮助您在电子邮件中查看。 非常感谢您的支持。 我非常感谢。

    此致、

    Ray Vincent

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    除了没有为 SN74LS374指明旁路电容器(器件型号在原理图中有一个拼写错误、用 SL 替换 LS)之外、我没有看到任何连接问题。

    在处理器的数据表中、我发现端口0是漏极开路、因此它本身无法将输出驱动到"高"状态。 它需要有外部上拉电阻器来将 SN74LS374的输入驱动至"高电平"状态。

    有人提到端口0能够切换至"外部总线模式"、它将能够驱动高电平、但我没有进一步了解它的工作方式。 我不确定这只是一个软件设置、或者它们是否指示当使用外部电阻器驱动输出"高电平"时会发生什么情况。

    我建议只在所有端口0引脚上添加上拉电阻器。 为了确保 SN74LS374输入可被驱动至高电平状态、我建议 从100k 的上拉电阻器开始、这是因为驱动这些高电阻器不需要太多的时间、并且处理器输出似乎没有太多的驱动强度。

    他们是否考虑改用更现代的解决方案? 它们可以使用 SN74HCS595控制该七段显示屏、从而减少控制引脚(4)的数量、 并减少驱动所需的功率。